

# 1. STRUCTURI ȘI ARHITECTURI DE CALCULATOARE NUMERICE

## 1.1. Evoluția calculatoarelor

- 1.1.1. Introducere*
- 1.1.2. Generații de calculatoare*
- 1.1.3. Forțe tehnologice și economice*

## 1.2. Modalități de reprezentare a calculatoarelor

- 1.2.1. Mașina von Neumann*
- 1.2.2. Reprezentarea funcțională*
- 1.2.3. Reprezentarea structurală*

## 1.3. Clasificări arhitecturale

- 1.3.1. Clasificarea după controlul execuției*
  - 1.3.1.1. Calculatoare SISD*
  - 1.3.1.2. Calculatoare MISD*
  - 1.3.1.3. Calculatoare SIMD*
  - 1.3.1.4. Calculatoare MIMD*
- 1.3.2. Clasificarea după organizarea spațiului de adresă*
  - 1.3.2.1. Arhitecturi cu spațiul de adresă al memoriei partajat*
  - 1.3.2.2. Arhitecturi cu transfer de mesaje*

## **1. STRUCTURI ȘI ARHITECTURI DE CALCULATOARE NUMERICE**

Calculatoarele au determinat o a treia revoluție a civilizației și anume *revoluția informației* primele două fiind revoluția agriculturii și cea industrială. Calculatorul reprezintă un unicat între uneltele inventate de om în care creșterea performanțelor a fost însoțită în permanență de o reducere a prețurilor. Se apreciază că dacă un asemenea progres ar fi avut loc în industria automobilelor, astăzi s-ar putea ajunge de la New York la San Francisco în 5 secunde cu un preț de 50 de cenți.

Revoluția calculatoarelor continuă și se pare că nu există limite care să nu poată fi depășite. Progresele în echipamente (*hardware*) au permis programatorilor dezvoltarea de aplicații (*software*) performante capabile să confere calculatorului valențe și implicări de neimaginat în urmă cu circa 25 de ani (Internet, e-commerce, poșta electronică etc.).

Obiectul prezentului capitol constă în prezentarea unor elemente definitorii care privesc structura și arhitectura calculatoarelor numerice (*CN*).

### **1.1. Evoluția calculatoarelor**

Prezentarea propriuzisă a problematicii *CN* va fi precedată de o incursiune în istoria mijloacelor de calcul insistându-se asupra celor bazate pe tehnologiile electronice.

#### **1.1.1. Introducere**

Calculatorul numeric reprezintă un sistem fizic capabil să rezolve probleme prin execuția unor instrucțiuni primite sub forma unui program. La nivelul unui *CN* pot fi derulate mai multe tipuri de prelucrări și anume:

1. prelucrări de date;
2. prelucrări de informații;
3. prelucrări de cunoștințe;
4. prelucrări inteligente (inteligență artificială),

ilustrate în structura piramidală din figura 1.1.




Fig. 1.1. Structura piramidală a tipurilor de prelucrări la nivelul unui CN.

1. *Spațiul datelor.* Materialul prelucrat la baza piramidei poate fi considerat ca un spațiu de **date** mutual independente. Acest spațiu care este cel mai mare spațiu al obiectelor prelucrate în CN include caractere, simboluri și/sau reprezentări multidimensionale ale acestora, numere în diverse formate.

2. *Spațiul informațiilor.* Termenul de *informație* se asociază în acest context unei colecții de date conectate printr-o anumită relație sau structură sintactică (sintaxa reprezintă un set de reguli care guvernează alcătuirea propozițiilor într-un limbaj). Spațiul informațiilor se constituie într-un subspațiu al datelor.

3. *Spațiul cunoștințelor.* În cadrul acestui spațiu, care formează un subspațiu al spațiului informațiilor, informațiile sunt legate între ele printr-o structură semantică (semantica reprezintă un set de reguli care permit atribuirea de înțelesuri propozițiilor într-un limbaj)

4. *Spațiul prelucrărilor de tip inteligență artificială.* În cadrul acestui spațiu (subspațiu al spațiului cunoștințelor) se lucrează cu baze de cunoștințe, reguli de inferență (raționament) sau cu alte mijloace specifice domeniului *inteligenței artificiale*.

După cum se va vedea mai departe toate calculatoarele realizate până în prezent evoluează pe baza unui program anterior memorat, program realizat sub forma unei secvențe de instrucțiuni aferente unui limbaj artificial.

În ceea ce privește limbajele de programare acestea pot fi mai apropiate de mașina care le execută sau de utilizatorul uman. Gradul de apropiere se cuantifică în nivelul de percepție al respectivului limbaj și în capacitatea de *manevrare a instrucțiunilor aferente*.

Componentele fizice ale unui CN (circuitele electronice) nu pot recunoaște și executa decât un număr limitat de instrucțiuni. Instrucțiunile care pot fi înțelese și executate direct (fără a necesita *translatare sau interpretare*) sunt instrucțiuni mașină iar limbajul corespunzător este limbajul mașină pe care îl vom nota *L1*. Limbajul *L1* cu toate că permite comunicarea utilizatorului cu mașina este greu de folosit, iar în aplicațiile de dimensiuni mari chiar imposibil. În aceste condiții este necesară crearea unui nou limbaj, pe care îl vom nota cu *L2*, mult mai apropiat de modul natural de gândire și de operare al omului.

Din cele prezentate rezultă că utilizatorul poate scrie programe atât în *L1* cât și în *L2*, dar calculatorul va executa întotdeauna instrucțiuni aferente limbajului **L1** pentru care a fost proiectat fizic. Pentru execuția unui program scris în limbajul *L2* există două *tehnici* și anume:

1. **translatarea (traducerea)** care presupune înlocuirea fiecărei instrucțiuni din *L2* cu instrucțiuni *L1*, rezultând un program în *L1* care va putea fi executat direct de mașină;

2. **interpretarea** care presupune analizarea fiecărei instrucțiuni din programul scris în *L2* și execuția ei printr-o secvență echivalentă de instrucțiuni din *L1*.

Având în vedere că utilizatorul lucrează cu o mașină căreia i se adresează în *L2* dar care execută în *L1*, să o numim **mașină virtuală** pentru a o deosebi de **mașina reală** căreia utilizatorul i se adresează în *L1*, iar execuția se face tot în *L1*. În general o **mașină virtuală** este o mașină capabilă să execute programe scrise în limbaje de nivel superior celui accesibil nivelului fizic. Rațiunea de a fi a mașinii virtuale rezultă pe de o parte din dificultatea realizării fizice a unei mașini capabile să execute direct programe scrise în *L2*, iar pe de altă parte, din dificultatea utilizării directe a limbajului *L1*.

Dacă și programarea în *L2* este dificilă se poate crea un alt limbaj *L3*, execuția unui program scris în *L3* putându-se realiza prin aceleași două tehnici, respectiv:

1. traducerea programului într-un program echivalent scris în *L2*;

2. interpretarea fiecărei instrucțiuni din  $L3$  prin instrucțiuni din  $L2$ .

Se poate spune că mașina virtuală având limbajul  $L3$  are la bază mașina virtuală cu limbajul  $L2$ . Metoda se poate extinde pentru diferite limbaje și mașini din ce în ce mai performante, numite în literatura de specialitate simplu **niveluri**.

Un calculator alcătuit din  $n$  niveluri conceptuale poate fi văzut ca  $n$  mașini virtuale distincte fiecare mașină având propriul său limbaj. Programele scrise în  $L2, L3, \dots, Ln$  trebuie să fie interpretate de un *interpretor* având un nivel mai mic sau să fie *translatate (traduse)* într-un limbaj inferior. Programatorul care are programele scrise pentru o mașină virtuală de nivelul  $n$  nu este interesat de translatoarele sau interpretoarele aflate la un nivel inferior.

În concluzie se poate spune că un calculator poate fi văzut ca o suită de niveluri, fiecare nivel înglobându-le pe cele precedente. În acest sens un nivel prezintă un anumit grad de abstractizare și conține diverse obiecte și operații cu aceste obiecte. În sens ascendent crește *complexitatea prelucrării* iar în sens descendent crește *volumul materialului prelucrat*.

Pentru fiecare nivel mașină se definește **arhitectura calculatorului** ca fiind *totalitatea tipurilor de date, operațiilor și facilităților vizibile și accesibile programatorilor*.

**Structura calculatorului** stabilește și definește componentele necesare realizării funcțiilor specificate. În principiu se poate vorbi de o abordare structurală și în cadrul fiecărui nivel dar în general aceasta are în vedere mașina în ansamblul său. După cum se va vedea cvasitotalitatea calculatoarelor realizate până în prezent respectă structura definită de von Neumann în 1945 (se va reveni).

În afara noțiunilor de *arhitectură și structură* CN mai sunt caracterizate și prin noțiunile de *hardware, software, firmware*.

- Noțiunea **hardware** încadrează totalitatea componentelor fizice (electronice, electrice, mecanice etc.) aferente unui sistem de calcul. Practic caracteristicile *hardware* definesc mașina de nivel 0 care execută programul mașinii de nivel 1.
- Noțiunea **software** încadrează totalitatea programelor și procedurilor care conferă unui calculator capacitatea de a executa sarcini specifice.

- Noțiunea **firmware** încadrează componente software nemodificabile încorporate de către fabricanți în anumite dispozitive electronice.

Calculatorul reprezintă obiectul de studiu al **Științei Calculatoarelor (Computer Science)**. Acest studiu are în vedere *proiectarea, modul de lucru și utilizarea acestora* în cursul prelucrării datelor. Domeniul acoperit de *Știința Calculatoarelor* începe cu programarea și arhitectura calculatoarelor și ajunge la *Inteligență artificială și Robotică*.

Legată nemijlocit de *Știința calculatoarelor* este *Ingineria calculatoarelor* care se ocupă cu studiul conceptelor care stau la baza proiectării componentelor *hardware* destinate calculatoarelor.

### 1.1.2. **Generații de calculatoare**

Un calculator modern reprezintă un sistem complex care înglobează componente *electronice, magnetice, electromecanice, electrono-optice, etc.* Urmărirea evoluției CN poate fi analizată din perspectiva asigurării resurselor, ilustrate în figura 1.2 pentru realizarea funcțiilor importante pentru acesta, și anume:

- resurse de calcul și comandă (*RCC*);
- resurse de memorare (*RM*);
- resurse de introducere și extragere a datelor (*RI/E*);
- resurse de comunicație (*RT*);
- resurse de programare (*RP*).




Fig. 1.2. Structura generală a unui sistem de calcul.

În evoluția instrumentelor destinate realizării de operații aritmetice (în care sunt incluse și *CN*) pot fi identificate 4 etape concretizate în 4 tipuri de mașini și anume:

- I. mașini manuale;
- II. mașini mecanice;
- III. mașini electromecanice;
- IV. mașini electronice.

Evoluția calculatoarelor a fost determinată de evoluții în tehnologiile *furnizoare* de echipamente. Istoricii domeniului au delimitat mai multe *generații* marcate de salturi importante în tehnologiile majoritare utilizate. Pornind de la influența deosebită a electronicii în ceea ce privește performanțele calculatoarelor, toți precursorii calculatoarelor electronice au fost grupați în așa numita *Generație 0*, urmând ca *Generațiile 1,2,3,4....* să fie asociate numai calculatoarelor electronice. În continuare vor fi punctate aspecte remarcabile aferente evoluției calculatoarelor.

• **G0 - generația zero – (antichitate – 1945)**

În această generație sunt încadrate dispozitivele *manuale, mecanice, electromecanice*.

Mașini manuale. În rândul acestora pot fi incluse dispozitive de tip *riglă sau abac* (abacul este cunoscut în China de circa 2500 de ani).

Mașini mecanice. Meritul de a fi realizat prima mașină de calcul îi revine savantului francez **Blaise Pascal** când avea 19 ani. Această mașină realizată în 1642, era antrenată manual, conținea angrenaje mecanice cu roți dințate și putea efectua numai adunări și scăderi. Unul dintre limbajele de nivel înalt importante a primit numele PASCAL, care în același timp este și acronim pentru *Programme Applique a la Sélection et la Compilation Automatique de la Littérature* ). Treizeci de ani mai târziu, în 1671, mașina lui Pascal a fost îmbunătățită de către marele matematician german **Baron Gotfried Wilhelm von Leibnitz** prin adăugarea operațiilor de înmulțire și împărțire.

În 1830 **Charles Babbage** profesor de matematică la Universitatea Cambridge a construit *mașina analitică*. Aceasta conținea patru părți: memoria (magazia), unitatea de calcul, intrarea (cititorul de cartele perforate) și ieșirea (perforatorul de cartele), toate în întregime mecanice. Marea noutate a acestei mașini era posibilitatea de prelua datele de intrare de pe cartele perforate și de a întoarce rezultatele tot pe un asemenea

suport. Memoria putea stoca 1000 de cuvinte de 50 de cifre pentru variabile și rezultate. Unitatea de calcul prelua operanzii din memorie, efectua diverse operații asupra lor (+, -, \*, /) și întorcea rezultatul tot în memorie. Acest mod de secvențiere a operațiilor conferă mașinii lui Babbage calitatea de prim precursor al calculatoarelor numerice de mai târziu. Un aspect interesant de relevat este acela că prima programatoare a acestei mașini a fost *Ada Lovelace*, fiica poetului englez *Lord Byron*.

Mașini electromecanice. Un pionier în domeniu este studentul german **Konrad Zuse**, care la sfârșitul anilor 1930 a construit mai multe mașini cu relee electromagnetice, care din păcate au fost distruse în timpul războiului.

Puțin mai târziu **John Atanasoff** de la *Colegiul Statului IOWA* și **George Stibbitz** au proiectat de asemenea mașini de calcul cu componente electromecanice. Mașina lui **Atanasoff** folosea aritmetica binară și avea memoria formată din capacități care trebuiau periodic reîncărcate. Din păcate această mașină nu a devenit operațională niciodată. Calculatorul lui **Stibbitz** deși mai primitiv decât al **Atanasoff** a funcționat, **demonstrația** având loc în 1940 la *Colegiul Dartmouth*.

Între acestea importantă este mașina Mark 1 (*Automatic Sequence Controlled Calculator*) construită în 1944 de prof. *Howard Aiken* (Universitatea Harvard) împreună cu specialiști de la IBM și Bell Telephone, după un plan echivalent mașinii lui Babbage. Mașina conținea relee, selectoare mecanice, cablaje). Memoria era de 72 de numere a câte 23 de cifre, efectua o adunare în 0,4 secunde și o înmulțire în 6 secunde. Ca suporturi pentru introducerea/extragerea datelor utiliza cartele și bandă perforată.

- **G1 - generația a întâia de CN – tuburile cu vid (1945 – 1955)**

Circuitele logice aferente *CN* din *G1* erau realizate cu tuburi electronice caracterizat de un consum energetic ridicat. Conțineau o unică memorie realizată cu tambur magnetic. Periferia era extrem de redusă și se reducea la un cititor/perforator de hârtie. Reperoriul de instrucțiuni se reducea la 10-20 de instrucțiuni simple care de regulă defineau limbajul *L1* (cel mult *L2*), iar raportul timpilor în care se realiza o înmulțire respectiv o adunare era 20/1. După cum se observă



erau schimbări minore față de mașinile realizate de Aiken sau chiar Babbage, dar saltul semnificativ îl marca pătrunderea în era electronicii.

Cel de-al doilea război mondial a grăbit apariția calculatoarelor, constituind din acest punct de vedere un factor favorizant. În consecință primele calculatoare de GI au avut o destinație militară și au fost reprezentate de mașinile **ENIGMA** realizată de Germania pentru codificarea mesajelor ce urmau a fi transmise respectiv **COLLOSUS** realizat de armata britanică pentru deecodificarea mesajelor germane interceptate. La proiectarea sa a participat și matematicianul englez *Alan Turing*.

În 1946 a devenit operațional calculatorul **ENIAC** – *Electronic Numerical Integrator And Computer* realizat la University of Pennsylvania de *John Mauchley* și *J. Presper Eckert* și destinat tot aplicațiilor militare (calcularea caracteristicilor traiectoriilor balistice). Aflat în funcțiune până în anul 1955 ENIAC avea 18000 tuburi, 1500 de releee consuma 140 kW și cântărea 30 de tone, fiind structurat în 30 de unități separate, care procesau în paralel datele. Din punct de vedere al arhitecturii conținea 20 de registre a câte 10 cifre zecimale destinate rezultatelor parțiale sau finale. Performanțele sale erau “uluitoare” pentru acea vreme, putând efectua 5000 de operații/secundă, rezolvând în 20 de secunde probleme a căror soluționare manuală necesita două zile.

Urmașul lui **ENIAC** a fost calculatorul **EDVAC** - *Electronic Discrete Variable Automatic Computer* (realizat tot de către *Mauchley* și *Eckert*) care elimina unitățile paralele de procesare și conținea numai 4000 de tuburi.

În timp ce *Mauchley* și *Eckert* lucrau la **EDVAC**, unul dintre cei care fuseseră implicați în proiectul **ENIAC** și anume matematicianul ungaro-american John von Neumann s-a mutat la Institutul Princeton pentru Studii Avansate în scopul de a construi propria versiune de **EDVAC** și anume mașina **IAS**. El a descoperit că programarea calculatoarelor care conțin un număr mare de comutatoare și cabluri era dificilă, lipsită de flexibilitate și ca urmare ineficientă. El a înțeles că aceste neajunsuri pot fi eliminate prin memorarea programului în formă digitală împreună cu datele. De asemenea

a înlocuit aritmetica zecimală serială de la ENIAC<sup>1</sup> cu aritmetica binară paralelă. Proiectarea de bază pe care a descris-o prima dată într-un articol publicat în anul 1947 este cunoscută ca **mașina von Neumann**. Aceasta a fost folosită pentru prima dată la **EDSAC** care a reprezentat primul calculator cu program memorat.

Primul calculator destinat aplicațiilor civile a fost **UNIVAC 1** lansat în 1951 de Eckert and Mauchly. Una din primele aplicații în care a fost implicat a fost predicția, pe baza unui eșantion rezultatelor alegerilor prezidențiale din SUA câștigate de Dwight Eisenhower.

Alte realizări care se pot menționa în cadrul G1:

- **Whirlwind I** realizat la MIT (Massachusetts Institute of Technology) și destinat aplicațiilor de conducere în timp real;

- **IBM 701** cu memorie de 2 cuvinte a 36 de biți și două instrucțiuni pe cuvânt;

- **IBM 704** cu memorie de 4 cuvinte a câte 36 biți, instrucțiuni pe câte un cuvânt, procesare în virgulă mobilă (IBM – International Business Machine).

- **G2 - generația a doua de CN – componente discrete (1955 – 1965)**

În 1948 *John Bardeen, Walter Brattain și William Shockley* de la Bell Telephone Laboratories au inventat tranzistorul, invenție pentru care în 1956 au primit premiul Nobel pentru fizică. Apariția componentelor electronice fără purtători mobili de sarcină electrică au condus la apariția unei noi generații de *CN* căreia i se pot evidenția următoarele caracteristici:

- utilizarea dispozitivelor semiconductoare (diode și tranzistoare cu Ge și apoi cu Si) ce ofereau un gabarit redus, putere disipată mai mică, siguranță în funcționare mai ridicată, eliminarea fenomenelor de radiație;

- memorii pe inele de ferită (din 1959) cu timpi de acces de ordinul a 2-12  $\mu$ s (de 1000 de ori mai rapidă decât memoria pe tambur magnetic);

- interconectarea componentelor era realizată pe cablaj imprimat, aspect ce a permis modularizarea și implicit ușurarea activității de întreținere și depanare;

- perfecționări în domeniul echipamentelor periferice prin apariția unităților de discurilor și bandă magnetică, primele imprimante etc.;

---

<sup>1</sup> Fiecare rang zecimal era reprezentat de către 10 tuburi dintre care unul era activ și 9 inactive.

- performanțele cresc în condițiile reducerii costurilor (trimp înmulțire / timp adunare = 10/1 ;
- apar primele versiuni ale limbajelor de nivel înalt
  - FORTRAN (**FOR**mula **TRAN**slation) dezvoltat între anii 1954-1958 de Jim Backus și destinat aplicațiilor științifice;
  - COBOL (**CO**mmon **B**usiness-**O**riented **L**anguage) dezvoltat între anii 1959-1961 la solicitarea Departamentului Apărării a SUA și destinat aplicațiilor în care se prelucrează volume mari de date;
  - ALGOL (**ALGO**rithmic **L**anguage) lansat în 1959, a fost primul limbaj structurat, utilizat pe scară largă în Europa.

Primul CN cu tranzistoare a fost **TX-0** (*Tranzistorised eXperimental computer 0*), realizat la MIT ca o continuare a calculatorului Whirlwind.

În 1961 firma **DEC** (**D**igital **E**quipment **C**orporation ) a lansat calculatorul **PDP-1** (**P**rogrammable **D**ata **P**rocessor) cu o memorie internă de 4 Kcuvinte a 18 biți și ciclul instrucțiune de 5  $\mu$ s. O premieră absolută a lui PDP 1 o constituie otilizarea ecranului cu tub catodic (**CRT** – **C**athode **R**ay **T**ube) cu posibilitatea de control a fiecărui punct de pe ecranul cu rezoluție de 512x512.

După câțiva ani tot DEC a introdus calculatorul PDP-8 caracterizat de o magistrală unică la care erau conectate următoarele module (figura 1.3) : *UCP, memoria, consola, unitățile de itrare/ieșire pe bandă de hârtie, alte dispozitive de I/E*. A fost primul CN realizat în mare serie, fiind vândute în jur de 50000 de sisteme.




Fig. 1.3. Structura modulară a calculatorului PDP 8.

În 1964 DEC a lansat calculatorul **CDC 6600** (*proiectant Seymour Cray* - cel care mai târziu avea să realizeze seria de calculatoare **CRAY**).

IBM s-a impus prin calculatoarele **IBM 7094** (32 k cuvinte de 36 biți, ciclul instrucțiune de 2  $\mu$ s ) și în special prin calculatorul comercial **IBM 1401**.

În România au existat preocupări de dezvoltare a unor CN unicat din primele două generații cum ar fi **DACICC**, **MECIPT**, **ANCA**, **CETA** la Institutul de Fizică Atomică, Institutele Politehnice din Timișoara, Cluj, București etc.

- **G3 - generația a treia de CN – circuite integrate (1965 – 1980)**

Apariția acestei generații a fost determinată de inventarea circuitelor integrate<sup>2</sup> (*CI*), care grupau pe o pastilă de siliciu mai multe componente. Integrarea a făcut posibilă construirea unor calculatoare mai mici, mai rapide și mai ieftine decât predecesoarele lor cu tranzistoare.

Principalele caracteristici ale CN din această generație sunt:

- utilizarea *CI* pe scară redusă (**SSI - Small Scale Integration**) cu până la 100 tranzistoare / chip;
- utilizarea memoriilor semiconductoare cu timpi de acces dre ordinul a 0,5 – 1,75  $\mu$ s;
- memorii externe de mare capacitate: discuri de masă capabile să stocheze până la 1 MB de informație.

Sistemele care s-au impus atenției din această generație au fost **IBM 360** și **PDP 11**.

Principalele caracteristici ale lui **IBM 360** au fost: *ciclul instrucțiune de 250 nsec, memoria de până la 512 cuvinte a câte un octet, spațiul de adresare  $2^{16}$  octeți (16 Mocteți), registre de lucru interne pe 32 de biți, portabilitatea programelor în limbaj de asamblare pentru diferite versiuni*. Este primul calculator pe vcare s-a aplicat *multiprogramarea*, care permite existența în memorie și execuția simultană (sau evasisimultană) a mai multor programe. Mașina 360 a fost, de asemenea, prima care putea emula (simula) alte calculatoare.

Calculatorul **PDP 11** realizat de DEC avea multe trăsături apropiate de IBM 360 (cu deosebirea că procesa cuvinte pe 16 biți) însă avea un raport performanță/cost mult mai bun. A fost considerat cel mai performant calculator al acestei generații, având un succes enorm în special în universități.

---

<sup>2</sup> Robert Noyce în anul 1958.

În România s-au produs calculatoarele **FELIX C** la ICE București. Primul calculator de proces a fost **FELIX C32P**. Începând cu 1977 s-au produs calculatoarele **INDEPENDENT** și **CORAL** compatibile cu PDP 11.

• **G4 - generația a patra de CN – circuite VLSI (după 1980)**

Apariția acestei generații a fost posibilă datorită perfecționării în primul rând a tehnologiilor din industria electronică și se caracterizează prin următoarele aspecte importante:

- utilizarea masivă a circuitelor integrate pe scară foarte largă (**VLSI** – **V**ery **L**arge **S**cale **I**ntegration) – și în primul rând a **microprocesoarelor** care integrează milioane de tranzistoare pe un cip și care prezintă timpi de comutație de ordinul ns.;
- dezvoltarea de noi tipuri de memorii (MOS, magnetice, holografice) și echipamente periferice orientate pe sesizarea primară a datelor;
- interconectarea calculatoarelor în rețele însoțită de întrepătrunderea industriilor de calculatoare și de telecomunicații;
- apariția și dezvoltarea mediilor de programare complexe cu puternice facilități grafice.

Odată cu generația a IV-a calculatorul devine un instrument individual de lucru, accesibil ca preț și cu performanțe care erau de neimaginat pentru vechile generații.

Primele calculatoare personale se vindeau sub formă de kituri (realizate în jurul microprocesorului 8080), fără nici un fel de software. Mai târziu sistemul de operare **CP/M<sup>3</sup>**, orientat pe operarea diskului flexibil care permitea comenzi de la tastatură a devenit destul de răspândi pe sisteme cu 8080. Un alt calculator timpuriu a fost Apple, și mai târziu Apple II, proiectate și realizate de Steve Jobs și Steve Wozniak în celebrul lor garaj.

Întrucât microprocesorul ( $\mu P$ ) a avut un cuvânt greu de spus în ceea ce privește performanțele generației a IV-a în continuare vor fi prezentate

---

<sup>3</sup> Realizator Gary Kidall.

câteva elemente referitoare la evoluția  $\mu P$  produse de două dintre cele mai importante firme și anume **Intel** și **Motorola**.

În continuare, din considerente istorice, sunt menționate câteva repere semnificative ale evoluției microprocesoarelor din familia Intel. Primul  $\mu P$  au fost 4004 pe 4 biți în 1971 și 8008 pe 8 biți în 1972. Acestea au fost practic primele **CPU** (**C**entral **P**rocessing **U**nit) realizate într-un singur circuit integrat. Datorită succesului înregistrat au fost realizate noi tipuri de  $\mu P$ , referite în *Tabelul 1.1*.

*Tabelul 1.1*

Cip	Data	Mhz	Tranz.	Mem.	Observații
4004	4/1971	0,108	2300	640	Primul $\mu P$ pe 4 biți
8008	4/1972	0,108	3500	16 KB	Primul $\mu P$ pe 8 biți
8080	4/1974	2	6000	64 KB	Prima UCP 8 biți pe un cip
8086	6/1978	5-10	29000	1 MB	Prima UCP 16 biți pe un cip
8088	6/1979	5-8	29000	1 MB	Folosit în IBM PC XT
80286	2/1982	8-12	134000	16 MB	Folosit în IBM PC AT
80386	10/1985	16-33	275000	4 GB	Prima UCP 32 biți pe un cip
80486	4/1989	25-100	1200000	4 GB	Cache de 8KB încorporat
Pentium	3/1993	60-233	3100000	4 GB	Două benzi de asamblare
Pent. Pro	3/1995	150-200	5500000	4 GB	Două niveluri de cache
Pent. II	5/1997	233-400	7500000	4 GB	Pent. Pro + MMX

Firma IBM a utilizat  $\mu P$  8088 în primul calculator personal **IBM-PC/XT** (**eX**tended **T**echnology) iar 80286 în calculatoarele **IBM-PC/AT** (**A**dvanced **T**echnology), care a devenit standard în industria calculatoarelor personale. Setul de instrucțiuni cuprindea instrucțiunile procesoarelor precedente la care au fost adăugate altele mai performante, asigurându-se astfel compatibilitatea în jos.

Procesorul **80386** are atât magistrala de date cât și registrele pe 32 biți și un spațiu de adresare mult mai mare, păstrându-se în continuare regula compatibilității în jos.

Procesorul **80486** este o îmbunătățire a lui 80386 în ce privește viteza, datorită încorporării coprocesorului de virgulă mobilă, a controlorului de memorie și a unei memorii cache de 8kB.

**Pentium** realizează trecerea la arhitectura *superpipeline* în condițiile lungimii magistralei de date de 64 kB și a posibilității de conectare a mai multor  $\mu P$  (maximum 4) într-un sistem.

Versiunea inițială a IBM PC era echipată cu sistemul de operare MS-DOS produs de Microsoft Corporation, o companie mică pe vremea aceea.

Pentru a răspunde versiunilor din ce în ce mai puternice de microprocesoare realizate de Intel, Microsoft a lansat sistemul de operare OS/2 care avea o interfață grafică similară cu cea de la Apple Macintosh. Întrucât OS/2 nu s-a impus, Microsoft a dezvoltat Windows care, în versiuni succesive, a acaparat piața. Astfel două companii mici *Intel și Microsoft* au detronat firma *IBM*, cu o îndelungată tradiție și mult mai multe resurse.

Și în ceea ce privește calculatoarele de G4 sunt de notat realizări din România cum ar fi: **M18, M18B, M118** (8080), **Felix PC** (8086), **PRAE, aMIC, HC85** (Z80).

Urmărind evoluția calculatoarelor realizate până în prezent se desprind două trăsături comune importante:

- toate evoluează în baza unui program memorat;
- limbajul de programare este artificial.

Spre sfârșitul anilor 80 s-a încercat o formulare a cerințelor pentru generația a V-a. Potrivit acestor cerințe arhitectura de bază a unei mașini de G5 urma să cuprindă următoarele elemente importante:

- o interfață inteligentă care să permită dialogul pe bază de limbaj natural (voce, sunete, imagini, informație grafică);
- mașina pentru rezolvarea de probleme ( realizează raționamente care să permită rezolvarea problemei fără cunoașterea prealabilă a algoritmului;
- baza de cunoștințe cu un volum imens, în care căutarea să se facă foarte rapid.

În *Tabelul 1.2* se prezintă sintetic un scurt istoric al dezvoltării din domeniul calculatoarelor, până în anul 2000.

*Tabelul 1.2*

AN	NUME	SUBIECT
0	1	2
1642	B. Pascal	Prima mașină de calculat mecanică
1834	C. Babbage	Mașina analitică de la Cambridge cu instrucțiuni pe cartelă perforată
1904	J. A. Flemming	Dioda
1906	Lee De Forest	Trioda
1936	K. Zuse	Primul calculator cu relee - Berlin

1943	Guv. Britanic cu concursul lui A. Turing	Primul calculator electronic cu tuburi cu vid – COLOSSUS
1944	H. Aiken	Primul calculator AMERICAN – MARK 1 (72 cuvinte a 23 cifre, ciclul mașină de 6 sec.) începutul erei electronicii
1946	J. Mauchly și J.P. Eckert	Debutul generației I de calculatoare – ENIAC, Univ. Pennsylvania (18.000 tuburi electronice, 1.500 rele., 600 comutatoare, 30 tone, 150 KW)
1948	J. Bardeen, W Shockley, W. Brittain	Tranzistorul
1948	N. Wiener	Cibernetica
1949	M. Wilkes, cu arhitectură propusă de J. Von Neumann	Primul calculator cu program înregistrat, EDSAC
1951	MIT	Primul calculator în timp real, WHIRLWIND
1951	J. Mauchly și J.P. Eckert	Primul calculator comercializat – UNIVAC
0	1	2
1952	John von Neumann	Calculatorul IAS, Princeton, va răspândi arhitectura de bată von Neumann
1955	Laboratoarele Lincoln	Primul calculator echipat cu tranzistoare – TX - 0
1956-1960	Firma IBM	Calculatorul IBM 704 Circuite integrate
1960-1961	Firma DEC	Primul minicalculator. PDP-1, practic începutul generației a doua de calculatoare (tranzistorizate) și a miniinformaticii
1961	Firma IBM	Mașina de gestiune 140 I
1962	Firma IBM	Primul calculator științific puternic (pe 36 de biți) – IBM 7094
1963	Firma BORROUGHS	Calculatorul B 5000 – primul calculator dedicat unui limbaj de programare ALGOL 60
1964	Firma IBM	Prima familie de calculatoare IBM 360;



CALCULATOARE NUMERICE: **Capitolul 1 - Structuri și arhitecturi de calculatoare numerice**

		firma IBM prima supremație în informatică; multiprogramare; începutul generației a treia (cu circuite integrate)
1964	Firma CDC	Primul calculator paralel - 6600
1965	Firma DEC	Primul calculator cu producție de masă (pe 12 biți). PDP -8
1970	Firma DEC	Minicalculatorul PDP-11, firma DEC preia supremația în miniinformatică. Circuite integrate pe scară largă
1970 - 1971	Firma INTEL	Primul microprocesor de 4 biți - 4004
1972	Firma INTEL	Primul microprocesor de 8 biți - 8008
1974	Firma CRAY	Primul supercalculator CRAY-1
1978	Firma INTEL	Microprocesorul 8080 prima unitate centrală pe un cip
1978	Firma DEC	Primul superminicalculator de 32 biți-VACS
1979	Firma MOTOROLA	Primul procesor al familiei 680x0 - 68000
0	1	2
1980	Firma IBM	Începutul generației a patra de calculatoare (cu circuite VLS1); era calculatoarelor personale, PC
1982	Firma INTEL	Microprocesorul de 16 biți - 80286
1983	SUA	Tehnologia LAN (Local Area Network) este folosită pe scară largă
1984	Firma MOTOROLA	Primul microprocesor de 32 biți - 68020
1985	Firma INTEL	Microprocesorul de 32 biți - 80386
1987	Firma MOTOROLA	Microprocesorul de 32 biți cu unitate de gestiune a memoriei - 68030
1989	Firma INTEL	Microprocesorul de 132 biți cu coprocesor și memorie cache - 80486
1990 - 1991	Thinking Machines Co. CM2 și CM5	Începutul generației a cincea de calculatoare (preluare masiv paralelă)
1992	Laboratorul Geneva CERN	Serviciul de informații www (World Wide Web) oferit pe Internet

1993	Firma INTEL	Microprocesorul cu structură superscalară – Pentium
1995	Firma Sun Microsystems	Tehnologia JAVA asigură interactivitatea serviciului www
1996	Firma CYRIX	Microprocesorul în arhitectură superpipe /line/ 6x86 P200+
1997	Firma AMD	Microprocesoarele RISC – K5, K6
1998	Firma AMD	Microprocesorul K6-2 3D
1998	Firma INTEL	Microprocesorul Mendocino 333/MHz
1999	Firma INTEL	Microprocesorul Pentium III/600MHz
0	1	2
1999	Firma AMD	Microprocesorul Athlon/K7
2000	Firma AMD	Microprocesorul Sharptooth/K6-3

### 1.1.3. Forțe tehnologice și economice

După cum s-a mai arătat evoluția nici unei alte ramuri industriale nu este atât de rapidă ca cea din industria calculatoarelor. Rata progresului tehnologic în domeniu poate fi modelată cu ajutorul unei observații numită **legea lui Moore (Moore's Law)** descoperită în 1965 de către Gordon Moore co-fondator și președinte al firmei Intel. Referindu-se la memoriile Moore a observat că fiecare nouă generație apărea la 3 ani distanță de precedenta. Cum fiecare nouă generație avea o capacitate de patru ori mai mare decât predecesora, el a realizat că numărul de tranzistoare pe cip creștea în ritm constant și a prezis că această creștere va continua și în deceniile următoare<sup>4</sup>. Uzual legea lui Moore este cunoscută *ca dublarea numărului de tranzistoare pe chip la fiecare 18 luni*. Pentru exemplificare în figura 1.4 se prezintă un grafic (scară semilogaritmică) asociat legii lui Moore pentru perioada 1965-1995.




Fig. 1.4. Legea lui Moore pentru memoriile (creștere anuală cu 60 % a numărului de tranzistoare pe cip).

<sup>4</sup> Se apreciază că legea va fi valabilă până către anul 2020 când tranzistoarele în accepțiunea curentă vor fi alcătuite din prea puțini atomi pentru ca să prezinte siguranță în funcționare.

Chiar dacă legea lui Moore a fost asociată mult timp cu numărul de biți dintr-un cip de memorie, aceasta poate fi aplicată la fel de bine și pentru numărul de tranzistoare integrat pe un microprocesor. Pentru edificare în figura 1.5 se prezintă evoluția acestui număr pentru o parte din microprocesoarele familiei Intel.




Fig. 1.5. Legea lui Moore pentru cipurile UCP (microprocesoare).

Legea lui Moore a creat ceea ce unii economiști numesc **cerc virtuos (virtuous circle)**, care succint se prezintă astfel:

- progresele tehnologice (nr. tr. / cip) conduc la produse mai bune și mai ieftine;
- prețurile mici determină noi aplicații (nimeni nu și-a pus problema să dezvolte jocuri pentru calculatoare care costau milioane de USD);
- noile aplicații duc la noi piețe și apar noi companii care să profite de ele;
- aceste companii se concurează (determină o competiție);
- această competiție determină o cerere de tehnologii performante astfel încât să-i elimine pe ceilalți (cerc complet)

Tot în sfera acestor considerații de natură tehnologică și economică este cazul să amintim prima lege a *software-ului a lui Nathan*<sup>5</sup>. Conform acestei legi *software-ul* se comportă ca un gaz, în sensul că își crește volumul pentru a ocupa tot spațiul care i se pune la dispoziție. Software-ul continuând în permanență să acumuleze opțiuni, creează o nevoie constantă de procesoare mai rapide, memorii mai mari și capacități de I/E sporite.

Legat de evoluția calculatoarelor o mențiune specială trebuie făcută în ceea ce privește telecomunicațiile, creșterea exponențială a Internet-ului fiind o consecință imediată.

## **1.2. Modalități de reprezentare a calculatoarelor**

### **1.2.1. Mașina von Neumann**

Un important volum al calculatoarelor realizate până în prezent se bazează pe arhitectura propusă de *von Neumann*, care după cum s-a menționat a făcut parte din echipele de realizare a primelor calculatoare.

Într-un articol publicat în 1947 von Neumann, e expus principiile de realizare a unui calculator numeric. Conform acestor principii un *CN* trebuie să posede următoarele elemente:

- un *mediu de intrare* prin intermediul căruia să poată fi introdus un număr practic nelimitat de date și de instrucțiuni;
- o *memorie* unde să fie depuși operanzii și instrucțiunile (în aceeași formă) și de unde rezultatele să poată fi preluate în ordinea dorită;
- o *secțiune de calcul* care să fie capabilă să execute operații aritmetice și logice asupra datelor din memorie;
- un *mediu de ieșire* prin intermediul căruia să poată fi comunicat utilizatorului un număr practic nelimitat de rezultate;
- *unitate de comandă* capabilă să interpreteze instrucțiunile citite din memorie și pe baza informațiilor furnizate de către secțiunea de calcul să fie capabilă să decidă între mai multe variante de desfășurare a operațiilor.

---

<sup>5</sup> Nathan Myhrvold – director la Microsoft.

Pe baza acestor cerințe poate fi realizat modelul funcțional al unui CN, model ilustrat în figura 1.6.




Fig. 1.6. Modelul funcțional al mașinii lui John von Neumann.

La nivelul unui CN sunt evidențiate două fluxuri care interacționează și anume: *fluxul de instrucțiuni* și *fluxul de date*. Calculatoarele realizate conform principiilor *von Neumann* se numesc convenționale și sunt controlate de fluxul de instrucțiuni<sup>6</sup>.

În general un calculator poate fi investigat din punct de vedere *funcțional sau structural*. În cele ce urmează se vor face referiri la cele două modalități de reprezentare.

### 1.2.2. Reprezentarea funcțională

Din punct de vedere funcțional un calculator se poate prezenta în forma generală prin tripletul

$$\langle I, E, C \rangle \quad (1.1)$$

în care  $I$  este mulțimea intrărilor;

$E$  – mulțimea ieșirilor;

$C$  - o submulțime a produselor carteziene între elementele mulțimii  $I$  și cele ale mulțimii  $E$  respectiv  $C \subset I \times E$ <sup>7</sup>.

<sup>6</sup> În prezent se studiază realizarea a noi tipuri de calculatoare neconvenționale controlate *fluxul de date sau fluxul de cereri*. În primul caz sunt amorsate, la un moment dat toate operațiile din program pentru care sunt disponibile datele implicate. În al doilea caz necesitatea unui rezultat activează toate operațiile de calcul asociate.

<sup>7</sup> Practic  $C$  realizează aplicații din mulțimea intrărilor  $I$  în mulțimea ieșirilor  $E$ .

În contextul, reprezentării funcționale se definește *arhitectura unui calculator numeric* prin cuadruplul

$$A = \langle PI, PE, RG, I \rangle \quad (1.2)$$

unde  $PI = \{PI_0, \dots, PI_i\}$  este mulțimea porturilor de intrare;

$PE = \{PE_0, \dots, PE_j\}$  - mulțimea porturilor de ieșire;

$RG = \{RG_0, \dots, RG_k\}$  - mulțimea registrelor generale din unitatea de execuție;

$I = \{I_0, \dots, I_l\}$  - setul instrucțiunilor calculatorului.

Porturile de intrare și de ieșire sunt utilizate pentru schimbul de date cu lumea înconjurătoare, prin intermediul echipamentelor periferice. În ceea ce privește *registrele* acestea sunt utilizate pentru stocarea diferitelor variabile de stare.

Un prim exemplu de arhitectură ilustrată în figura 1.7, se referă la microprocesorul pe 8 biți 8080,




Fig. 1.7. Registrele microprocesorului Intel 8080.

- În ceea ce privește porturile, microprocesorul are 256 porturi de intrare pe 8 biți (PI0...PI255) și tot atâtea de ieșire (PE0...PE255).
- Registrele sunt reprezentate de registre generale și specializate după cum urmează:
  - *A* este registrul *acumulator* principal utilizat de majoritatea instrucțiunilor aritmetice și logice;

- **B, C, D, E, H, L** sunt registre de uz general, care pot fi utilizate ca registre de 8 biți sau alipite (concatenate) două câte două ca registre de 16 biți;
- **F** este registrul indicatorilor de condiții furnizați de unitatea de execuție după fiecare operație;
- **SP** este indicatorul de stivă, care permite accesul la structura LIFO de tip *stivă* organizată în memoria calculatorului;
- **PC** este contorul de program care conține adresa instrucțiunii care urmează să se execute, permițând astfel adresarea instrucțiunilor în memorie.
- Repertoriul de instrucțiuni al microprocesorului 8080 cuprinde 78 instrucțiuni de bază pe 1, 2 sau 3 octeți.

În încheierea acestei scurte prezenări arhitecturale câteva precizări care privesc structura registrului indicatorilor de condiții *F*. Aceste are dimensiunea de 7 biți și conține următorii indicatori a căror dipunere este ilustrată în figura 1.8:

- *S* – indicator pentru semnul rezultatului;
- *Z* – indicator pentru rezultat zero;
- *AC* – indicator pentru transportul între tetradale octetului rezultat;
- *P* – indicator privind paritatea numărului der biți *I* din rezultat;
- *CY* – indicator de transport în afara bitului de semn al rezultatului.




Fig. 1.8. Structura registrului *indicatorilor de condiții* la microprocesorul 8080.

Al doilea exemplu are în vedere arhitectura microprocesorului 8086, care a fost primul microprocesor cu lungimea cuvântului de date de 16 biți și care putea adresa 1 MB de memorie (cuvânt de adresă de 20 de biți).

- Microprocesorul 8086 poate adresa 2x65536 porturi pe un octet sau 2x32768 porturi pe câte 16 biți potrivit reprezentării din figura 1.9.






Fig. 1.9. Spațiul porturilor microprocesorului 8086: PI – porturi de intrare; PE – porturi de ieșire.




Fig. 1.10. Registrele microprocesorului 8086.

- Mulțimea registrelor conține patru grupuri și anume:
  - grupul registrelor generale;
  - grupul registrelor de segment;
  - registrul indicator de instrucțiune;
  - registrul fanioanelor,
 a căror componență este ilustrată în figura 1.10.

În ceea ce privește registrul fanioanelor acesta are structura prezentată în figura 1.11.




Fig. 1.11. Structura registrului fanioanelor microprocesorului 8086: *O* – depășire aritmetică; *D* – direcția de explorare a șirurilor; *I* – activare/dezactivare întreruperi; *T* – capcana pentru lucrul pas cu pas; *S* – semn; *Z* – zero; *A* – transport auxiliar; *P* – paritate; *C* – transport.

### 1.2.3. Reprezentarea structurală

Ideea de bază a *reprezentării structurate* are în vedere faptul că un calculator reprezintă un sistem realizat din componente (*primitive*) funcționale. Interconectarea componentelor este astfel realizată încât permite calculatorului executarea operațiilor specifice de prelucrare a informației.

Din punct de vedere structural sistemul de calcul poate fi divizat în:

- unitatea de intrare (UI);
- unitatea centrală (UCe);
- unitatea de ieșire (UE),

interconectate ca în figura 1.12.




Fig. 1.12. Unitățile structurale principale ale unui calculator numeric.

- *UI* și *UE* permit conectarea sistemului la echipamentele periferice primare, care îndeplinesc roluri de *traductoare și elemente de execuție*. Această asociere este dictată de faptul că pe intrări se *preia informație din mediul extern*, iar pe ieșiri se *intervine asupra mediului extern*.

- *UCe* asigură execuția programului și stocarea codului (programului).

Înțelegerea funcționării unui sistem complex cum este calculatorul implică o creștere a nivelului de detaliere ilustrată în figura 1.12. Se observă că pe lângă evidențierea părților componente ale celor trei unități structurale de bază sunt prezente și liniile de semnal între module.

Astfel la nivelul unităților *UI* și *UE* pot fi întâlnite următoarele entități:

- subsistemul de intrare *SI*;
- subsistemul de ieșire *SE*;
- echipamentele periferice de intrare *EPI*;
- echipamentele periferice de ieșire *EPE*.




Fig. 1.12. Detalierea unităților structurale principale ale unui calculator numeric.

*EPI* au rolul de a prelua datele de intrare (eventual stocate pe anumite suporturi) și de a le aduce la forma acceptată de *SI* (ca natură fizică, format de reprezentare etc.). *EPE* preiau datele prelucrate (sub forma rezultatelor) și le aduc la o formă accesibilă utilizatorilor sau le transpun pe un anumit suport fizic.

La nivelul *UCe* se disting următoarele elemente funcționale:

- unitatea de memorie *UM*;
- unitatea de execuție *UE*;
- unitatea de comandă *UC*.

- *Unitatea de memorie* stochează datele inițiale, codul (programul), rezultatele inițiale și finale. *UM* are o organizare liniară, care constă în locații (celule) al căror conținut poate fi referit prin specificarea unei adrese, potrivit reprezentării din figura 1.13.




Fig. 1.13. Organizarea liniară a memoriei unui CN.

Din figura 1.13 rezultă că prin intermediul unui cuvânt de adresă de  $m$  biți pot fi accesate  $2^m$  locații de memorie, numerotate între  $0$  și  $2^m-1$ .

- *Unitatea de execuție* realizează sub controlul *UC* o succesiune de operații aritmetice și logice asupra datelor preluate din *UM* sau memoria locală proprie. *UE* este implementată sub forma unor registre generale *RG*.. După fiecare operație *UE* actualizează valorile unor indicatori de condiție, care reflectă caracteristicile rezultatului curent ( $<0$ ,  $>0$ ,  $=0$ , paritate, transport, depășirea, etc.).

- *Unitatea de comandă* procesează fluxul de instrucțiuni care constituie programul. Aceasta furnizează semnale de coordonare pentru celelalte unități în conformitate cu cerințele programului. *UC* se poate implementa sub formă convențională (ca automat secvențial) sau în formă microprogramată (cu stocarea semnalelor de comandă în manieră statică într-o memorie rapidă).

Sintetizând se poate observa că:

- ansamblul  $UE+UC=P$  (Procesor sau Unitate Centrală de Prelucrare – *UCP sau CPU*);
- ansamblul  $P+M=UCe$  (Unitate Centrală);

- ansamblul  $UCe+SI+SE+Software=Sistem\ de\ calcul.$

În ceea ce privește instrucțiunile care operează asupra datelor, acestea se împart în două categorii:

- instrucțiuni operaționale de transfer, inclusiv instrucțiunile de I/E;
- instrucțiuni cu caracter de decizie, care modifică secvența de execuție a programului condiționat sau nu.

Instrucțiunile operaționale conțin mai multe câmpuri, dintre care primul este codul operației *COP* așa cum rezultă și din figura 1.14.




Fig. 1.14. Structuri de instrucțiuni: a- cu o adrese; b-cu două adrese; c-cu trei adrese.

În primul caz instrucțiunea conține adresa unui singur operand, cel de-al doilea (în cazul operațiilor care implică doi operanzi) fiind deja adus în *UE*, unde rămâne în mod obișnuit și rezultatul.

În cazul al doilea sunt prezente adresele celor doi operanzi (sursă și destinație) rezultatul fiind de regulă transmis la adresa operandului destinație.

Câmpul *Adresa 3* în al treilea caz poate conține adresa la care se depune rezultatul.

### 1.3. Clasificări arhitecturale

În cele ce urmează vor fi abordate două criterii de clasificare și anume:

- după mecanismul de control al execuției;
- după organizarea spațiului de adresare a memoriei.

### 1.3.1. Clasificarea după controlul execuției

Funcționarea oricărui calculator presupune existența a două fluxuri care interacționează și anume : *fluxul de instrucțiuni și fluxul de date*. Fluxul de instrucțiuni – expresia programată a unui algoritm indică ce anume trebuie să execute calculatorul la fiecare pas. Fluxul datelor (reprezentând datele de intrare în algoritm) este procesat de instrucțiuni în vederea obținerii rezultatelor.

După natura acestor fluxuri (*unice sau multiple*) pot fi identificate patru clase de calculatoare și anume:

- Calculatoare cu fluxuri unice de date și de instrucțiuni ( *Single Instruction Stream, Single Data Stream – SISD*);
- Calculatoare cu fluxuri multiple de instrucțiuni și flux unic de date ( *Multiple Instruction Stream, Single Data Stream – MISD*);
- Calculatoare cu flux unic instrucțiuni și fluxuri multiple de date ( *Single Instruction Stream, Multiple Data Stream – SIMD*);
- Calculatoare cu fluxuri multiple de instrucțiuni și fluxuri multiple de date (*Multiple Instruction Stream, Multiple Data Stream – MIMD*);

Clasificarea de mai sus, introdusă de Michael Flinn în anul 1972 și are în vedere mecanismul de control al execuției. În arhitecturile cu un unic flux de instrucțiuni, o singură unitate de control lansează instrucțiuni către toate unitățile procesare (*execuție*). În cazul arhitecturilor cu mai multe fluxuri de instrucțiuni, unitățile de procesare lucrează independent sub controlul unui flux de instrucțiuni propriu.

#### 1.3.1.1. Calculatoare SISD

Un calculator din această clasă este caracterizat de un singur flux de instrucțiuni *FI* pe care unitatea de procesare (execuție) îl primește de la unitatea de control (comandă), după cum se poate vedea în figura 1.15.




Fig. 1.15. Calculator *SISD*: *UC* – Unitate de Comandă (Control);  
*UP* – Unitate de Procesare (Execuție); *UM* – Unitate de Memorie;  
*FI* – Flux de Instrucțiuni; *FD* – Flux de Date.

La fiecare pas  $UC$  lansează o instrucțiune care operează asupra unei date din fluxul de date  $FD$  obținut din unitatea de memorie  $UM$ . Un astfel de calculator este un calculator pur secvențial care respectă modelul *von Neumann*. De exemplu pentru calculul sumei a  $n$  numere  $UC$  accesează  $UM$  de  $n$  ori consecutiv și de fiecare dată primește un număr, efectuându-se  $n-1$  adunări

Principalul neajuns al acestei arhitecturi constă în viteza de procesare care la rândul ei este determinată de frecvența ceasului. Este evident că nici o realizare tehnologică nu va putea face perioada ceasului nulă. În consecință modul strict secvențial de tratare a operațiilor impus de arhitectura von Neumann plafonează la un moment dat viteza de procesare. Această situație este cunoscută sub numele *gâtul sticlei lui Neumann* (*Neumann Bottleneck*). Spargerea acestei limitări se realizează prin introducerea arhitecturilor de tip neserial (*respectiv arhitecturile paralele*).

### 1.3.1.2. *Calculatoare MISD*

La aceste tipuri de calculatoare, pentru care în figura 1.16 se prezintă o structură de principiu, mai multe unități de procesare, fiecare cu propria unitate de comandă  $UC$ , primesc un unic flux de date de la unitatea de memorie  $UM$ . La fiecare pas, asupra unei date primite din memorie sunt executate operații diferite de către toate procesoarele simultan, în funcție de instrucțiunea primită de la propria unitate de control.

Paralelismul structurii *MISD* este dictat de faptul că fiecare  $UP$  execută operații diferite la același moment de timp, aspect evidențiat și de exemplele de mai jos.

#### Exemplul 1.1.

Se cere să se determine dacă un număr natural  $z$  are și alți divizori în afara celor improprii, respectiv *unu și numărul însuși*.

Soluția secvențială constă în testarea repetată a divizibilității cu toți divizorii posibili. Problema poate fi rezolvată într-un singur pas cu o arhitectură *MISD* care conține un număr de procesoare egal cu numărul de divizori potențiali ai numărului  $z$ . Toate  $UP$  primesc  $z$  ca dată de intrare, încearcă divizibilitatea cu divizorul asignat și memorează rezultatul obținut. Se poate determina astfel într-un singur pas dacă  $z$  este număr prim. Având în vedere este greu de realizat câte un calculator pentru fiecare număr, o

abordare mai realistă presupune un număr fix de procesoare, care poate fi mai mic decât numărul de divizori potențiali. În aceste condiții unei  $UP$  îi revine misiunea de a trata (în manieră secvențială) o submulțime de divizori. Cu toate că nu este o procesare pur paralelă, timpul de obținere a rezultatului este inferior timpului în care problema s-ar rezolva pe o arhitectură  $SISD$ .




Fig. 1.16. Calculator  $MISD$ :  $UC_0... UC_{N-1}$  – Unități de Comandă (Control);  $UP_0... UP_{N-1}$  – Unități de Procesare (Execuție);  $UM$  – Unitate de Memorie;  $FI_0... FI_{N-1}$  – Fluxuri de Instrucțiuni;  $FD$  – Flux de Date.

Exemplul 1.2.

Se presupune existența mai multor clase de obiecte  $C_i$  cu proprietăți comune. Să se clasifice un obiect  $z$ , respectiv să se determine clasa de apartenență a acestuia.

Ca și în exemplul precedent, soluția secvențială constă în testarea repetată a încadrării obiectului în toate clasele posibile. Rezolvarea eficientă a problemei se poate pe o arhitectură  $MISD$  care conține un număr de procesoare egal cu numărul de clase posibile. Toate  $UP$  primesc obiectul  $z$  ca intrare, și testează simultan apartenența acesteia la clasa specifică fiecărei  $UP$ . Se poate determina astfel într-un singur pas clasa  $C_i$  în care poate fi încadrat obiectul  $z$ . Dacă numărul de procesoare este inferior celui al claselor  $C_i$  atunci se asociază fiecăruia o submulțime de clase pentru care se efectuează secvențial testele de apartenență. Cu toate că nu este o procesare pur paralelă, timpul de obținere a rezultatului este inferior timpului în care problema s-ar rezolva pe o arhitectură  $SISD$ .



### 1.3.1.3. Calculatoare SIMD

După cum se observă din figura 1.17 un calculator din această clasă constă dintr-un număr  $N$  de  $UP$  care procesează un flux unic de instrucțiuni  $FI$  lansat de o unică  $UC$ .




Fig. 1.17. Calculator *SIMD*:  $UC$  – Unitate de Comandă (Control);  
 $UP_0... UP_{N-1}$  – Unități de Procesare (Execuție);  
 $FD_0... FD_{N-1}$  – Fluxuri de Date;  $FI$  – Flux de Instrucțiuni.

Fiecare  $UP$  care posedă câte o  $UAL$ ,  $UC$  și  $UM$  locale lucrează sincron în sensul că la fiecare pas execută aceiași instrucțiune asupra unei date diferite din fluxuri de date multiple<sup>8</sup>. Rezolvarea problemelor pe un astfel de calculator presupune transferul de date și rezultate intermediare între procesoarele componente. Aceste comunicații se realizează prin intermediul unei rețele de interconectare sau printr-o *memorie partajată și rețea de interconectare*.

O caracteristică importantă a calculatoarelor *SIMD* este aceea că presupun o sincronizare automată între procesoare la fiecare ciclu instrucțiune. Din acest motiv aceste calculatoare sunt utile pentru execuția programelor paralele care necesită *sincronizări frecvente* și mai puțin recomandate pentru programele care necesită *decizii frecvente*, după cum rezultă din exemplul 1.3.

<sup>8</sup> Pe baza acestor considerente calculatoarele *SIMD* mai sunt cunoscute și sub denumirea de tablouri de procesoare (*processor arrays*).

Exemplul 1.3.

Instrucțiunea de decizie

*if* ( $b==0$ )

$c=a;$

*else*

$c=a/b;$

este executată în doi pași. În primul pas toate procesoarele care au  $b==0$  execută instrucțiunea  $c=a$  iar toate celelalte sunt inactice. În al doilea pas, partea *else* a instrucțiunii este executată de toate procesoarele care au  $b\neq 0$ , iar toate procesoarele care au fost inactice la primul pas devin acum inactice.

Având în vedere această observație, inclusiv exemplul de mai sus, se poate concluziona că sistemele *SIMD* sunt eficiente pentru execuția programelor care implică operații asupra unor masive de date, respectiv a *programelor data-paralele*.

**1.3.1.4. Calculatoare MIMD**

Calculatoarele *MIMD* sunt calculatoare paralele la care un procesor poate executa un program diferit de programele executate de celelalte procesoare. După cum reiese din figura 1.18, un asemenea calculator constă din mai multe procesoare (*UP*) fiecare cu propria unitate de control (*UC*) și partiție de memorie.




Fig. 1.18. Calculator *MIMD*:  $UC_0... UC_{N-1}$  – Unități de Comandă (Control);  $UP_0... UP_{N-1}$  – Unități de Procesare (Execuție);  $FD_0... FD_{N-1}$  – Fluxuri de Date;  $FI_0... FI_{N-1}$  – Fluxuri de Instrucțiuni.

După cum se observă din figura 1.18 fiecare procesor operează sub controlul unui flux de instrucțiuni lansat de propria unitate de control asupra unui propriu flux de date. Ca și în cazul unui calculator *SIMD*, comunicația se poate realiza *printr-o rețea de interconectare* sau *printr-o memorie partajată și rețea de interconectare*.

*UP* individuale aferente unui calculator *MIMD* sunt de o complexitate superioară celor aferente unui calculator *SIMD* deoarece posedă câte o unitate de control proprie. În condițiile acestei complexități costul lor este mai scăzut deoarece sunt procesoare de uz general spre deosebire de cele aferente calculatoarelor *SIMD* care sunt proiectate special.

În continuare se prezintă un exemplu edificator pentru marea flexibilitate în execuție a calculatoarelor *MIMD*.

#### Exemplul 1.4.

Fie programul unui joc de strategie (*exemplu șahul*) care generează un arbore de decizie (*game tree*). Rădăcina arborelui este configurația curentă a jocului (*respectiv poziția pe tablă*), de la care programul trebuie să execute o mutare. Pozițiile obținute prin fiecare mutare posibilă constituie fiii rădăcinii și în același timp nodurile următorului nivel. Această ierarhie continuă până la un număr predefinit de nivele.

Fiecărui nod frunză al acestui arbore *i* se asociază o valoare de optimalitate, programul trebuind să determine calea care conduce către cea mai bună poziție, considerând că partenerul joacă perfect.

Având în vedere că din fiecare poziție sunt posibile mai multe mișcări, arborii de decizie tind să devină foarte mari și de aceea sunt generați pe măsură ce se caută soluția pentru o poziție dată. Explorarea acestor arbori se face printr-un algoritm de căutare în adâncime (*depth-first search*), cu excluderea (*cut-off*) acelor căi despre care se cunoaște că nu pot conduce către o soluție mai bună decât cele deja explorate.

Modalitatea de implementare a unui astfel de program pe un calculator *MIMD*, constă în distribuirea subarborilor rădăcinii procesoarelor componente, care le explorează în paralel. În cursul căutării procesoarele pot interschimba între ele subarbori de căutare, astfel încât un procesor care a terminat propriul subarbore să nu rămână inactiv, ci să primească de la

un altul o parte a subarborelui acestuia. Problema nu poate fi rezolvată pe un calculator *SIMD* deoarece la fiecare pas de execuție instrucțiunile pot diferi de la un procesor la altul <sup>9</sup>.

### ***1.3.2. Clasificarea după organizarea spațiului de adresă***

Rezolvarea unei probleme pe un sistem cu mai multe procesoare presupune comunicația între acestea. După modul în care se realizează comunicarea există următoarele categorii de arhitecturi paralele:

- arhitecturi cu spațiul de adresă al memoriei partajat;
- arhitecturi cu transfer de mesaje.

#### ***1.3.2.1. Arhitecturi cu spațiul de adresă al memoriei partajat***

Aceste arhitecturi cunoscute ca *Shared Address Space Architectures* - *SASA* asigură suport hardware de citire și scriere al tuturor procesoarelor la o singură memorie partajată. Calculatoarele *MIMD* care se încadrează în această categorie ca *multiprocesoare* (*multiprocessors*). Având în vedere gradul avansat de partajare a resurselor acestea sunt considerate *sisteme puternic cuplate* (*tightly coupled systems*). Există mai multe modele de *SASA* și anume:

- *UMA* – *Uniform Memory Access*;
- *NUMA* – *Nonuniform Memory Access*;
- *COMA* – *Cache Only Memory Access*,

asupra cărora se vor face în continuare referiri succinte.

- ***Modelul cu acces uniform la memorie (UMA)***

În cadrul modelului *UMA* memoria fizică este împărțită uniform de toate procesoarele, care au timp de acces egal la toate cuvintele din memoria partajată – figura 1.19.

---

<sup>9</sup> De exemplu în timp ce un procesor evaluează un nod frunză, un al doilea poate să execute excludere a unei căi, al treilea poate efectua revenirea la un arbore pentru căutarea unei noi căi, etc.




Fig. 1.19. Modelul *UMA* de *SASA* :  $UP_0 \dots UP_{N-1}$  – Procesoare;  
 $MP_0 \dots MP_{N-1}$  – Memorie partajată.

Un neajuns important al modelului *UMA* este acela că banda de comunicație a rețelei de interconectare trebuie să fie foarte mare deoarece în fiecare ciclu instrucțiune, fiecare procesor poate solicita accesul la o locație din memoria partajată prin intermediul acestei rețele.

Această complexitate poate determina o creștere a timpului de acces la memorie, întrucât se pot ivi situații în care datele să traverseze mai multe nivele ale rețelei de interconectare.

- **Modelul cu acces neuniform la memorie (NUMA)**

La un asemenea model timpul de acces variază în funcție de localizarea cuvântului în memorie.

O primă variantă a modelului *NUMA*, reprezentată în figura 1.20, este cea în care fiecare procesor  $UP_i$  are o memorie locală  $ML_i$  în care sunt memorate programele și datele locale ale fiecărui procesor. În afara nivelului memoriilor locale mai există cel al memoriei globale format din modulele  $MGP_i$ . În aceste memorii sunt memorate datele partajate accesibile tuturor procesoarelor prin intermediul unei rețele de interconectare.




Fig. 1.20. Modelul *NUMA* de *SASA* :  $UP_0... UP_{N-1}$  – Procesoare;  
 $MGP_0... MGP_{N-1}$  – Memorie globală partajată;  $ML_0... ML_{N-1}$  – Memorie locală nepartajată;

O a doua variantă de model *NUMA* , ilustrată în figura 1.21, este cea în care memoria este distribuită fizic sub forma modulelor de memorie partajată ( $MPD_i$ ). Din punct de vedere logic însă mulțimea tuturor acestor procesoare formează un spațiu de adrese unic accesat de toate procesoarele. Timpul de acces la memorie este neuniform deoarece timpul de acces la propria memorie este inferior timpului de acces la memoriile aferente altor noduri datorită timpilor suplimentari necesari traversării rețelei de interconectare.




Fig. 1.21. Modelul *NUMA* de *SASA* :  $UP_0... UP_{N-1}$  – Procesoare;  
 $MPD_0... MPD_{N-1}$  – Memorie partajată distribuită.

- **Modelul cu acces partajat prin memoria cache (COMA)**

La acest model, memoria atașată fiecărui procesor este un modul de memorie *cache*, dispus ca în figura 1.22. Toate aceste module formează împreună un spațiu global adresabil de către toate procesoarele.

Accesul la un modul de memorie *cache* ( $MC_i$ ) nelocal (respectiv care este conectată nemijlocit la un alt procesor) necesită un bloc director  $BD_i$  care menține consistența datelor din memoria *cache*. Noțiunea de *director* este utilizată aici în sens de catalog al datelor socate în cache.




Fig. 1.22. Modelul COMA de SASA :  $UP_0... UP_{N-1}$  – Procesoare;  $MC_0... MC_{N-1}$  – Memorii cache locale;  $BD_0... BD_{N-1}$  – Blocuri Director.

### 1.3.2.2. Arhitecturi cu transfer de mesaje

În arhitecturile cu transfer de mesaje *Messages Passing Architecture* – *MPA* procesoarele sunt cuplate printr-o rețea de interconectare. După cum se observă din figura 1.23 fiecare procesor  $Up_i$  are o memorie locală  $ML_i$ , la care însă are acces numai respectivul procesor.




Fig. 1.23. Arhitectura cu transfer de mesaje:  $UP_0... UP_{N-1}$  – Procesoare;  
 $ML_0... ML_{N-1}$  –Memorii locale.

Procesoarele pot interacționa numai prin intermediul *mesajelor* transferate prin rețeaua de interconectare. Datorită acestei organizări această arhitectură este cunoscută ca o arhitectură cu memorie distribuită și spații multiple de adresă. Un calculator *MIMD* orientat pe comunicare prin transfer de mesaje este denumit *multicalculator (multicomputer)*. Datorită existenței memoriilor locale *multicalculatoarele* sunt considerate sisteme slab cuplate (*loosely – coupled systems*) deoarece resursele sunt partajate într-o măsură redusă.

Abordările anterioare permit o clasificare a calculatoarelor *MIMD* ca fiind cele mai expresive sisteme cu procesare paralelă, clasificare ilustrată în figura 1.24.

Pot fi identificate patru subclase arhitecturale dacă se au în vedere:

- modul de organizare a spațiului de adresă al memoriei (*spațiu de adresă unic, partajat al memoriei sau spații multiple de adresă*);
- modul de amplasare fizică a memoriei (*centralizat sau distribuit*).

Dintre cele patru subclase, cea a multicalculatoarelor cu cu memorie centralizată, nu poate fi acoperită deocamdată cu un sistem realizat fizic.






Fig. 1.24. Clasificarea calculatoarelor *MIMD*.

Referitor la calculatoarele paralele se întâlnesc mai multe clasificări, termeni și definiții destul de diferite funcție de autori sau de momentul când au fost propuse.

S. Akl atribuie denumirea de *sistem distribuit (distributed system)* unui calculator paralel *MIMD* cu memorie distribuită în care există și o distribuție fizică a unităților acestuia.

După *Tanenbaum* un *sistem distribuit* reprezintă o colecție de calculatoare independente, care apar utilizatorului ca un singur calculator. Conform aceluiași autor, în categoria multicalculatoarelor cu memorie distribuită sunt incluse și rețelele locale (*LAN – Local Area Network*).

Din cele expuse rezultă că este dificil de făcut o separație între *sistem distribuit* și *sistem paralel*. Totuși se poate spune că un *calculator paralel este utilizat pentru rezolvarea unei singure aplicații într-un timp mai scurt (datorită multiplicării resurselor) iar un sistem distribuit poate fi accesat și folosit de către mai mulți utilizatori simultan*.

## **2. BAZELE ARITMETICE ALE CALCULATOARELOR NUMERICE**

### **2.1. Introducere**

### **2.2. Sisteme de numerație, conversii și operații**

#### **2.2.1. Sisteme de numerație**

#### **2.2.2. Conversia unui număr dintr-o bază în alta**

##### **2.2.2.1. Metoda substituției**

##### **2.2.2.2. Metoda împărțirii la / înmulțirii cu noua bază**

#### **2.2.3. Operații aritmetice în binar octal și hexazecimal**

##### **2.2.3.1. Operații aritmetice în SN binar**

##### **2.2.3.2. Operații aritmetice în SN octal**

##### **2.2.3.3. Operații aritmetice în SN hexazecimal**

### **2.3. Reprezentarea numerelor în calculator**

#### **2.3.1. Reprezentarea numerelor în virgulă fixă**

##### **2.3.1.1. Reprezentarea unui număr prin mărime și semn**

##### **2.3.1.2. Reprezentarea unui număr în complement față de 1 (cod invers)**

##### **2.3.1.3. Reprezentarea unui număr în complement față de 2 (cod complementar)**

##### **2.3.1.4. Reprezentarea în exces**

#### **2.3.2. Reprezentarea numerelor în virgulă mobilă**

#### **2.3.3. Coduri numerice și alfanumerice**

##### **2.3.3.1. Coduri numerice**

##### **2.3.3.2. Coduri alfanumerice**

##### **2.3.3.3. Coduri detectoare și corectoare de erori**

## **2.4. Operații aritmetice în virgulă fixă**

*2.4.1. Adunarea și scăderea binară*

*2.4.2. Înmulțirea binară*

*2.4.2.1. Înmulțirea în cod direct*

*2.4.2.2. Înmulțirea cu puteri ale lui 2*

*2.4.2.4. Înmulțirea cu mai multe cifre*

*2.4.3 Împărțirea binară*

## **2.5. Operații aritmetice în virgulă mobilă**

*2.5.1. Adunarea și scăderea numerelor reprezentate în virgulă mobilă*

*2.5.2. Înmulțirea numerelor reprezentate în virgulă mobilă*

*2.5.3. Împărțirea numerelor reprezentate în virgulă mobilă*

## **2.6. Operații aritmetice cu numere zecimale codificate binar**

*2.6.1. Codificarea binară a numerelor zecimale*

*2.6.2. Adunarea și scăderea în cod binar-zecimal*

*2.6.3. Înmulțirea în cod binar-zecimal*

*2.6.3.1. Înmulțirea cu  $10^k$*

*2.6.3.2. Metoda adunării repetate*

*2.6.4. Împărțirea în cod binar-zecimal*

## 2. BAZELE ARITMETICE ALE CALCULATOARELOR NUMERICE

Pentru înțelegerea aspectelor legate de structura și funcționalitatea sistemelor numerice de calcul se impune deținerea unor cunoștințe ce privesc atât prelucrarea informației numerice cât și mijloacele de implementare.

În acest capitol se prezintă unele aspecte legate de reprezentarea numerelor și operații aritmetice specifice calculatoarelor numerice.

### 2.1. Introducere

După cum s-a arătat resursele importante ale unui calculator numeric sunt reprezentate de cele de *calcul și comandă, memorare, intrare – ieșire și comunicații*. În ceea ce privește memoria internă aceasta este realizată din dispozitive cu două stări stabile iar elementele de procesare a informației sunt bazate pe circuite logice care operează pe baza logicii bivalente.

Aceste motive recomandă reprezentarea datelor în binar sub forma unor succesiuni de unități și zerouri. Există numeroase posibilități pentru reprezentarea datelor, care diferă prin expresibilitate, cost de implementare, efortul de conversie de la un format la altul, etc.

Calculatoarele conțin *elemente de stocare a datelor* de tipul registrelor, cu un număr finit de elemente (ranguri) care afectează precizia calculului. Uzual se spune că reprezentarea este cu **precizie finită** aspect care presupune prezența erorilor de procesare.

Tipurile uzuale de date care se folosesc la nivelul *hardware* al unui calculator numeric sunt:

- **Bit:** 0, 1;
- **Șir de biți:** secvențe de biți cu următoarele lungimi uzuale:
  - *tetrada:* 4 biți;

- *octet / byte*: 8 biți;
- *semicuvânt*: 16 biți;
- *cuvânt*: 32 biți;
- *dublu cuvânt*: 64 de biți,
- **Caracter:**
  - ASCII: cod de 7 biți,
- **Zecimal:**
  - cifrele zecimale 0 –9 codificate binar  $0000_2 - 1001_2$  (două cifre zecimale pot reprezentate în doi octeți sau pot fi împachetate într-un singur octet);
- **Întreg (Virgulă Fixă):**
  - fără semn;
  - cu semn, reprezentare în:
    - cod direct (semn și modul);
    - cod invers (complement față de *unu* );
    - cod complementar (complement față de *doi*);
- **Real (Virgulă Mobilă):**
  - precizie simplă;
  - precizie dublă;
  - precizie extinsă.

## 2.2. Sisteme de numerație, conversii și operații

### 2.2.1. Sisteme de numerație

Un *sistem de numerație (SN)* este format din totalitatea regulilor de reprezentare a numerelor cu ajutorul unor simboluri numite *cifre*.

*SN* sunt de două tipuri: poziționale și nepoziționale. *SN* poziționale mai sunt cunoscute și sub denumirea de *SN ponderate* întrucât valoarea unei cifre depinde atât de *semnificația sa intrinsecă* cât și de *poziția* acesteia în respectivul număr. De exemplu, pentru numărul **1111** reprezentat în *SN zecimal* fiecare cifră **1** are o altă pondere (mii, sute, zeci, unități). Un exemplu de sistem nepozițional, în care ponderea nu este influențată de poziția cifrei este sistemul *roman*.

Datorită simplității de reprezentare și efectuare a calculelor, în sistemele numerice se folosesc în exclusivitate sistemele poziționale, un

asemenea sistem fiind caracterizat prin *bază* care reprezintă numărul total de simboluri (cifre).

Exemplu de baze uzuale:

*Sistemul zecimal*,  $b=10$ , simboluri: 0,1,2,3,4,5,6,7,8,9;

*Sistemul binar*,  $b=2$ , simboluri: 0,1;

*Sistemul octal*,  $b=8$ , simboluri: 0,1,2,3,4,5,6,7;

*Sistemul hexazecimal*, simboluri: 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F.

Pentru un număr întreg  $N \geq 0$ , reprezentarea în baza  $b$  este un **n – tuplu**

$N = x_{n-1} x_{n-2} \dots x_2 x_1 x_0$  care verifică următoarele două condiții:

$$a : 0 \leq x_i < b, i = n-1, \dots, 0; x_{n-1} \neq 0;$$

$$b : N = x_{n-1}b^{n-1} + \dots + x_1b + x_0.$$

Exemplul 2.1.

$$b = 10, N = 4523_{10} = 4 \times 10^3 + 5 \times 10^2 + 2 \times 10 + 3$$

$$b = 8, N = 573_8 = 5 \times 8^2 + 7 \times 8 + 3$$

$$b = 2, N = 101001_2 = 1 \times 2^5 + 0 \times 2^4 + 1 \times 2^3 + 0 \times 2^2 + 0 \times 2^1 + 1.$$

Numerele reale au o reprezentare asemănătoare, însă conțin punctul fracționar (sau virgula) care separă partea întregă de cea fracționară.

Pentru un număr real  $r \geq 0$ , reprezentarea în baza  $b$  este secvența de simboluri (**m – tuplul**)

$r = x_{n-1} x_{n-2} \dots x_1 x_0 \cdot x_{-1} x_{-2} \dots x_{-m}$  care verifică următoarele relații:

$$a: 0 \leq x_i < b, i = n-1, \dots, 0, -1, -2, \dots, -m; x_{n-1} \neq 0;$$

$$c > r = x_{m-1}b^{m-1} + \dots + x_1b + x_0 + x_{-1}b^{-1} + x_{-2}b^{-2} + \dots + x_{-n}b^{-n}$$

Exemplul 2.2.

$$b=10, N=154.643_0=1 \times 10^2 + 5 \times 10 + 4 + 3 \times 10^{-1} + 2 \times 10^{-2}$$

$$b=8, N=623.45_8=6 \times 8^2 + 2 \times 8 + 3 + 4 \times 8^{-1} + 5 \times 8^{-2}$$

$$b=2, N=101.011_2=1 \times 2^2 + 0 \times 2 + 1 + 0 \times 2^{-2} + 1 \times 2^{-1} + 1.$$

Pornind de la faptul că la baza realizării unui sistem numeric de calcul stau dispozitivele cu două stări stabile, rezultă că SN binar (care necesită numai două cifre, **0** și **1**) este cel mai potrivit pentru prelucrarea, codificarea și transmiterea informației în aceste echipamente. SN ale căror

30.08.2012 5 / 66

baze reprezintă puteri ale lui 2 prezintă de asemenea proprietățile sistemului binar, motiv pentru care sunt frecvent utilizate în tehnica de prelucrare automată a datelor (în special SN octal și SN hexazecimal). În ceea ce privește SN zecimal acesta este cu precădere utilizat în anumite faze ale operațiilor de intrare- ieșire.

### 2.2.2. *Conversia unui număr dintr-o bază în alta*

Într-un sistem de calcul datele sunt de regulă reprezentate în mai multe sisteme de numerație. Astfel datele de intrare și cele de ieșire (rezultatele) sunt de regulă reprezentate în baza 10 în timp ce în memorie și în unitatea de procesare baza de reprezentare este 2.

Sunt situații în care datele care se prelucrează se reprezintă în baza 10, cifrele zecimale fiind reprezentate prin *tetrade binare*. Pentru reducerea efortului de procesare datele se reprezintă în memorie în bazele 8 sau 16. Existența și utilizarea mai multor SN ridică problema conversiei dintr-un sistem în altul. În continuare vor fi prezentate două metode frecvent utilizate și anume:

a - *metoda substituției*;

b – *metoda împărțirii la / înmulțirii cu baza*.

#### 2.2.2.1. *Metoda substituției*

Fie numărul  $N$  reprezentat în baza  $\alpha$

$$N_{\alpha} = a_{n-1}\alpha^{n-1} + a_{n-2}\alpha^{n-2} + \dots + a_0\alpha^0 + a_{-1}\alpha^{-1} + \dots + a_{-m}\alpha^{-m}, \quad (2.1)$$

pentru care se dorește conversia în baza  $\beta$ .

Metoda substituției presupune scrierea numărului  $N_{\alpha}$  în forma

$$N_{\alpha} = (a_{n-1})_{\alpha} (10)_{\alpha}^{n-1} + (a_{n-2})_{\alpha} (10)_{\alpha}^{n-2} + \dots + (a_0)_{\alpha} (10)_{\alpha}^0 + (a_{-1})_{\alpha} (10)_{\alpha}^{-1} \dots + (a_{-m})_{\alpha} (10)_{\alpha}^{-m} \quad (2.2)$$

și conversia în baza  $\beta$  pentru fiecare cifră  $(a_i)_{\alpha}$  și  $(10)_{\alpha}$ .

#### Exemplul 2.3.

**a.** Să se realizeze conversia în baza 2 a numărului  $N = (17)_{16}$ .

Aplicând relația (2.2) se obține

$$N = (17)_{16} = (1)_{16} \times (10)_{16}^1 + (7)_{16} \times (10)_{16}^0$$

dar

$$(1)_{16} = (1)_2, (7)_{16} = (111)_2, (10)_{16} = (16)_{10} = (10000)_2$$

În aceste condiții numărul  $N$  se va scrie

$$\begin{aligned} N &= (17)_{16} = (1)_2 \times (10000)_2 + (111)_2 = (10000)_2 + (111)_2 = \\ &= (10111)_2 = (0001\ 0111)_2 \end{aligned}$$

**b.** Să se realizeze conversia în baza 2 a numărului  $N = (54)_8$ .

Aplicând relația (2.2) se obține

$$N = (52)_8 = (5)_8 \times (10)_8^1 + (2)_8 \times (10)_8^0$$

dar

$$(5)_8 = (101)_2, (2)_8 = (10)_2, (10)_8 = (8)_{10} = (1000)_2$$

În aceste condiții numărul  $N$  se va scrie

$$\begin{aligned} N &= (52)_8 = (101)_2 \times (1000)_2 + (10)_2 = (101000)_2 + (10)_2 = \\ &= (101010)_2 = (101\ 010)_2 \end{aligned}$$

**c.** Să se realizeze conversia în baza 10 a numărului  $N = (25)_8$ .

Aplicând relația (2.2) se obține

$$N = (25)_8 = (2)_8 \times (10)_8^1 + (5)_8 \times (10)_8^0$$

dar

$$(2)_8 = (2)_{10}, (5)_8 = (5)_{10}, (10)_8 = (8)_{10}$$

În aceste condiții numărul  $N$  se va scrie

$$N = (25)_8 = (2)_{10} \times (8)_{10} + (5)_{10} = 2 \times 8 + 5 = (21)_{10}$$

**d.** Să se realizeze conversia în baza 10 a numărului  $N = (10100)_2$ .

Aplicând relația (2.2) se obține



$$N = (10100)_2 = (1)_2 \times (10)_2^4 + (0)_2 \times (10)_2^3 + (1)_2 \times (10)_2^2 + \\ + (0)_2 \times (10)_2^1 + (0)_2 \times (10)_2^0 = 1 \times 2^4 + 1 \times 2^2 = (20)_{10}$$

dar

$$(2)_8 = (2)_{10}, (5)_8 = (5)_{10}, (10)_8 = (8)_{10}$$

În aceste condiții numărul  $N$  se va scrie

$$N = (25)_8 = (2)_{10} \times (8)_{10} + (5)_{10} = 2 \times 8 + 5 = (21)_{10}$$

e. Să se realizeze conversia în baza 10 a numărului  $N = (BF4.15)_{16}$ .

Aplicând relația (2.2) se obține

$$N = (BF4.15)_{16} = (B)_{16} \times (10)_{16}^2 + (F)_{16} \times (10)_{16}^1 + (4)_{16} \times (10)_{16}^0 + \\ + (1)_{16} \times (10)_{16}^{-1} + (5)_{16} \times (10)_{16}^{-2}$$

dar

$$(B)_{16} = (11)_{10}, (F)_{16} = (15)_{10}, (4)_{16} = (4)_{10}, \\ (1)_{16} = (1)_{10}, (5)_{16} = (5)_{10}, (10)_{16} = (16)_{10}$$

În aceste condiții numărul  $N$  se va scrie

$$N = (BF4.15)_{16} = (11)_{10} \times (16)_{10}^2 + (15)_{10} \times (16)_{10}^1 + \\ + (4)_{10} \times (16)_{10}^0 + (1)_{10} \times (16)_{10}^{-1} + (5)_{10} \times (16)_{10}^{-2} = \\ = 11 \times 256 + 15 \times 16 + 4 + 1 \times 0.0625 + 5 \times 0.00390625 = \\ = 2816 + 240 + 4 + 0.0625 + 0.01953125 = (3060.08203125)_{10}$$

Din analiza exemplelor 2.a și 2.b se desprinde concluzia că din bazele care sunt puteri ale lui **2** conversia se poate realiza *mecanic* înlocuind cifrele numărului cu combinațiile binare corespunzătoare. În *Tabelul 2.1* se prezintă combinațiile binare pentru cifrele sistemului octal (*triade*) respectiv hexazecimal (*tetrad*).

*Tabelul 2.1*

Octal	Binar	Hexazecimal	Binar	Hexazecimal	Binar
0	000	0	0000	8	1000
1	001	1	0001	9	1001
2	010	2	0010	A	1010
3	011	3	0011	B	1011
4	100	4	0100	C	1100
5	101	5	0101	D	1101
6	110	6	0110	E	1110
7	111	7	0111	F	1111

În ceea ce privește conversia din binar într-o bază putere a lui 2 aceasta se poate realiza tot mecanic. În continuare se va exemplifica procedeul pentru conversiile *binar – octal* și *binar – hexazecimal*.

Conversia binar - octal

Fie

$$r = x_{n-1} \dots x_1 x_0 \cdot x_{-1} x_{-2} \dots x_{-m}$$

reprezentarea binară a unui număr real *r* oarecare.

Același număr scris ca o combinație liniară a puterilor lui 2 este:

$$r = x_{n-1} 2^{n-1} + x_{n-2} 2^{n-2} + \dots + x_1 2^1 + x_0 2^0 + x_{-1} 2^{-1} + x_{-2} 2^{-2} + \dots + x_{-m} 2^{-m} .$$

Deoarece o cifră octală se reprezintă printr-o grupare de trei biți, grupăm expresia în triade:

$$r = (x_{3k+2} 2^{3k+2} + x_{3k+1} 2^{3k+1} + x_{3k} 2^{3k}) + \dots + (x_2 2^2 + x_1 2^1 + x_0 2^0) + (x_{-1} 2^{-1} + x_{-2} 2^{-2} + x_{-3} 2^{-3}) + \dots$$

sau

$$r = 2^{3k} (x_{3k+2} 2^2 + x_{3k+1} 2 + x_{3k} 2) + \dots + (x_2 2^2 + x_1 2 + x_0) + 2^{-3} (x_{-1} 2^2 + x_{-2} 2 + x_{-3}) + \dots$$

respectiv

$$r = 8^k y_k + \dots + 8^0 y_0 + 8^{-1} y_{-1} + \dots \text{ cu}$$

$$0 \leq y_i = x^{3i+2} 2^2 + x^{3i+1} 2 + x^{3i} < 8.$$

Rezultatul demonstrației de mai sus permite formularea următoarei **reguli de conversie**: fiind dat un număr real în formă binară , reprezentarea sa în octal se obține grupând câte trei cifrele binare începând de la marca fracționară (punct, virgulă), spre stânga respectiv dreapta. După ce grupele

extreme se completează (dacă este cazul cu zerouri ne semnificative), fiecare triadă se înlocuiește cu echivalentul său octal.

Conversia binar - hexazecimal

Fie

$$r = x_{n-1} \dots x_1 x_0 \cdot x_{-1} x_{-2} \dots x_{-m}$$

reprezentarea binară a unui număr real  $r$  oarecare.

Același număr scris ca o combinație liniară a puterilor lui 2 este:

$$r = x_{n-1} 2^{n-1} + x_{n-2} 2^{n-2} + \dots + x_1 2^1 + x_0 2^0 + x_{-1} 2^{-1} + x_{-2} 2^{-2} + \dots + x_{-m} 2^{-m}$$

Deoarece o cifră hexazecimală se reprezintă printr-o grupare de patru biți, grupăm expresia în tetrade:

$$r = (x_{4k+3} 2^{4k+3} + x_{4k+2} 2^{4k+2} + x_{4k+1} 2^{4k+1} + x_{4k} 2^{4k}) + \dots + (x_4 2^4 + x_3 2^3 + x_2 2^2 + x_1 2 + x_0) + (x_{-1} 2^{-1} + x_{-2} 2^{-2} + x_{-3} 2^{-3} + x_{-4} 2^{-4}) + \dots$$

sau

$$r = 2^{4k} (x_{4k+3} 2^3 + x_{4k+2} 2^2 + x_{4k+1} 2 + x_{4k}) + \dots + (x_3 2^3 + x_2 2^2 + x_1 2 + x_0) + 2^{-4} (x_{-1} 2^3 + x_{-2} 2^2 + x_{-3} 2 + x_{-4}) + \dots$$

respectiv

$$r = 16^k y_k + \dots + 16^0 y_0 + 16^{-1} y_{-1} + \dots \text{ cu } 0 \leq y_i = x^{4i+3} 2^3 + x^{4i+2} 2^2 + x^{4i+1} 2 + x^{4i} < 16.$$

Ca și în cazul precedent, rezultatul demonstrației de mai sus permite formularea următoarei **reguli de conversie**: fiind dat un număr real în formă binară, reprezentarea sa hexazecimală se obține grupând câte patru cifre binare începând de la marca fracționară (punct, virgulă), spre stânga respectiv dreapta. După ce grupele extreme se completează (dacă este cazul cu zerouri ne semnificative), fiecare tetradă se înlocuiește cu echivalentul său hexazecimal.

După cum s-a mai spus, conversiile inverse *octal / hexazecimal* → *binar* se realizează prin înlocuirea fiecărei cifre *octale / hexazecimale* cu *triada / tetrada* corespunzătoare.

Exemplul 2.4.

**a.** Să se convertească în binar numerele  $A=(135.72)_8$  și  $B=(5A23.B5D)_{16}$ .

$$(A)_2 = 001 | 011 | 101.111 | 010$$

$$(B)_2 = 0101 \mid 1010 \mid 0010 \mid 0011.1011 \mid 0101 \mid 1101$$

**b.** Să se convertească în octal și în hexazecimal numărul binar

$$(C)_2 = 1011010.11011.$$

**b1.**  $(C)_2 = 001\ 011\ 010 . 110\ 110$

Pe baza corespondenței din tabelul 2.1 rezultă  $(C)_8 = 132.66$ .

**b2.**  $(C)_2 = 0101\ 1010 . 1101\ 1000$

după care se face corespondența în conformitate cu *Tabelul 2.1* și rezultă  $(C)_{16} = 5A.D8$ .

### **2.2.2.2. Metoda împărțirii la / înmulțirii cu noua bază**

Fie numărul real  $N$  reprezentat în baza  $\alpha$

$$N_\alpha = a_{n-1}\alpha^{n-1} + a_{n-2}\alpha^{n-2} + \dots + a_0\alpha^0 + a_{-1}\alpha^{-1} + \dots + a_{-m}\alpha^{-m}, \quad (2.3)$$

pentru care se dorește conversia în baza  $\beta$ .

Pornind de la reprezentarea numerelor prin intermediul coeficienților dezvoltării polinomiale, în raport cu baza, conversia se poate realiza prin operații repetate de *împărțire / înmulțire la / cu noua bază*, după cum se convertește partea întreagă respectiv cea fracționară.

Deoarece se vor trata separat conversiile părților întreagă respectiv fracționară, numărul se va considera descompus sub forma

$$N_\alpha = N_{I\alpha} + N_{F\alpha} \quad (2.4)$$

în care  $N_{I\alpha}$  și  $N_{F\alpha}$  sunt părțile întreagă respectiv fracționară ale numărului real  $N_\alpha$ .

#### Conversia numerelor întregi

Fie partea întreagă  $N_I$ , exprimată în baza  $\alpha$ , a unui număr real  $N$ :

$$N_{I\alpha} = a_{n-1}\alpha^{n-1} + a_{n-2}\alpha^{n-2} + \dots + a_1\alpha + a_0\alpha^0,$$

care în baza  $\beta$  poate fi exprimată astfel

$$N_{I\alpha} = x_{n-1}\beta^{n-1} + x_{n-2}\beta^{n-2} + \dots + x_1\beta + x_0\beta^0,$$

în care coeficienții  $x_i$  urmează a se determina.

Determinarea acestor coeficienți prin metoda împărțirilor succesive presupune împărțirea repetată a numărului la noua bază și reținerea resturilor conform procedurii de mai jos.

$$\begin{aligned}
 N_{I\alpha} / \beta &= \underbrace{x_{n-1}\beta^{n-2} + x_{n-2}\beta^{n-3} + \dots + x_1\beta^0}_{\text{Câtul} = (N_1)_{I\alpha}} + \underbrace{x_0/\beta}_{\text{Restul}} \quad \rightarrow x_0, \\
 (N_1)_{I\alpha} / \beta &= \underbrace{x_{n-1}\beta^{n-3} + x_{n-2}\beta^{n-4} + \dots + x_2\beta^0}_{\text{Câtul} = (N_2)_{I\alpha}} + \underbrace{x_1/\beta}_{\text{Restul}} \quad \rightarrow x_1, \\
 &\dots\dots\dots \\
 (N_k)_{I\alpha} / \beta &= \underbrace{x_{n-1}\beta^{n-k-2} + \dots + x_{n-k-1}\beta^0}_{\text{Câtul} = (N_{k+1})_{I\alpha}} + \underbrace{x_k/\beta}_{\text{Restul}} \quad \rightarrow x_k. \\
 &\dots\dots\dots
 \end{aligned}$$

După cum se observă în urma primei împărțiri rezultă  $x_0$ , (*cifra cea mai puțin semnificativă a rezultatului - CCMP*), apoi  $x_1$  ș.a.m.d. Procedura continuă până când câtul devine mai mic decât noua bază  $\beta$ , ultimul rest fiind coeficientul  $x_{n-1}$ , (*cifra cea mai semnificativă a rezultatului - CCMS*).

Din cele prezentate rezultă că procesul de determinare a reprezentării în noua bază este un proces iterativ cu un număr necunoscut de pași la începutul conversiei, întrucât se utilizează drept criteriu de *stop* obținerea unui cât mai mic decât noua bază.

Dacă baza de plecare este **10**, iar conversia se face în baza  $\beta$ , atunci numărul de iterații, respectiv numărul de cifre în noua reprezentare poate fi determinat înainte de începerea conversiei potrivit relației

$$n = \begin{cases} \log_{\beta} N + 1 & \text{daca } N = \beta^k, k \in N \\ \lceil \log_{\beta} N \rceil + 1 & \text{daca } N \neq \beta^k, k \in N \end{cases} \quad (2.5)$$

Conversia numerelor fracționare

Fie partea fracționară  $N_F$ , exprimată în baza  $\alpha$ , a unui număr real  $N$ :

$$N_{F\alpha} = a_1\alpha^{-1} + a_2\alpha^{-2} + \dots + a_m\alpha^{-m},$$

care în baza  $\beta$  poate fi exprimată astfel

$$N_{F\alpha} = x_{-1}\beta^{-1} + x_{-2}\beta^{-2} + \dots + x_{-m}\beta^{-m},$$

în care coeficienții  $x_i$  urmează a se determina.

Determinarea acestor coeficienți prin metoda înmulțirilor succesive presupune înmulțirea repetată a numărului fracționar cu noua bază și reținerea părților întregi ale produselor conform procedurii de mai jos.

$$\begin{aligned}
 N_{F\alpha} \times \beta &= x_{-1} + \underbrace{x_{-2}\beta^{-1} + \dots + x_{-m}\beta^{-m+1}}_{(N_1)_{F\alpha}} \rightarrow x_{-1}, \\
 (N_1)_{F\alpha} \times \beta &= x_{-2} + \underbrace{x_{-3}\beta^{-1} + \dots + x_{-m}\beta^{-m+2}}_{(N_2)_{F\alpha}} \rightarrow x_{-2}, \\
 &\dots\dots\dots \\
 (N_{k-1})_{F\alpha} \times \beta &= x_{-k} + \underbrace{x_{-k-1}\beta^{-1} + \dots + x_{-m}\beta^{-m+k}}_{(N_k)_{F\alpha}} \rightarrow x_{-k}, \\
 &\dots\dots\dots
 \end{aligned}$$

Cifra  $x_{-j}$  reprezintă CCMS iar  $x_{-k}$  CCMPS a rezultatului. Procedura se oprește în momentul partea fracționară  $(N_k)_{F\alpha}$  a rezultatului unei înmulțiri devine zero, sau dacă s-a atins precizia de conversie specificată.

Exemplul 2.5.

**a.** Să se convertească în binar numărul  $N_{10} = 98.03125$  (numărul de iterații admis pentru conversia părții fracționare: 8).

1. Se determină numărul de poziții binare  $n_l$  necesare pentru conversia părții întregi:

Deoarece 98 nu este o putere întreagă a lui 2

$$n_l = [\log_2 98] + 1 = [6.6147] + 1 = 7 \text{ biți}$$

2. Se convertește partea întreagă:  $N_1 = 98$

$$98 = 2 \times 49 + 0 \rightarrow a_0 = 0$$

$$\begin{aligned}
 49 &= 2 \times 24 + 1 \rightarrow a_1 = 1 \\
 24 &= 2 \times 12 + 0 \rightarrow a_2 = 0 \\
 12 &= 2 \times 6 + 0 \rightarrow a_3 = 0 \\
 6 &= 2 \times 3 + 0 \rightarrow a_4 = 0 \\
 3 &= 2 \times 1 + 1 \rightarrow a_5 = 1 \\
 1 &= 2 \times 0 + 1 \rightarrow a_6 = 1
 \end{aligned}$$

Rezultă pentru partea întregă  $(N_I)_2 = 1100010$ .

3. Se convertește partea fracționară  $(N_F)_{10} = 0.03125$ .

$$\begin{aligned}
 0.03125 \times 2 &= 0.0625 \rightarrow a_{-1} = 0 \\
 0.06250 \times 2 &= 0.1250 \rightarrow a_{-2} = 0 \\
 0.12500 \times 2 &= 0.2500 \rightarrow a_{-3} = 0 \\
 0.25000 \times 2 &= 0.5000 \rightarrow a_{-4} = 0 \\
 0.50000 \times 2 &= 1.0000 \rightarrow a_{-5} = 1
 \end{aligned}$$

Rezultă pentru partea fracționară  $(N_F)_2 = 0.00001$

Pentru numărul N rezultă  $(N)_2 = \mathbf{1100010.00001}$ .

4. Verificarea se realizează procedându-se la conversia inversă, cu metodei substituției:

$$(N)_{10} = 1 \times 2^6 + 1 \times 2^5 + 0 \times 2^4 + 0 \times 2^3 + 0 \times 2^2 + 1 \times 2^1 + 0 \times 2^0 + 0 \times 2^{-1} + 0 \times 2^{-2} + 0 \times 2^{-3} + 0 \times 2^{-4} + 1 \times 2^{-5} = 64 + 32 + 2 + 0.03125 = 98.03125$$

**b.** Să se convertească în octal numărul  $N_{10} = 234.046875$  (numărul de iterații admis pentru conversia părții fracționare: 6).

1. Se determină numărul de poziții octale  $n_I$  necesare pentru conversia părții întregi:

Deoarece 234 nu este o putere întregă a lui 8

$$n_I = [\log_8 234] + 1 = [2.623] + 1 = 3 \text{ cifre}$$

2. Se convertește partea întregă:  $N_I = 234$

$$\begin{aligned}
 234 &= 8 \times 29 + 2 \rightarrow a_0 = 2 \\
 29 &= 8 \times 3 + 5 \rightarrow a_1 = 5 \\
 3 &= 8 \times 0 + 3 \rightarrow a_2 = 3
 \end{aligned}$$

Rezultă pentru partea întregă  $(N_I)_8 = 352$

3. Se convertește partea fracționară  $(N_F)_{10} = 0.046875$ :

$$0.046875 \times 8 = 0.375 \rightarrow a_{-1} = 0$$

$$0.375000 \times 8 = 3.000 \rightarrow a_2 = 3$$

Rezultă pentru partea fracționară  $(N_F)_8=0.03$

Pentru numărul N rezultă  $(N)_2=352.03$

### 2.2.3. Operații aritmetice în binar octal și hexazecimal

Operațiile aritmetice elementare într-un SN cu baza o putere a lui 2 urmează aceleași reguli ca în zecimal, cu luarea în considerație a principiului de numărare specific fiecărui SN.

Este de menționat că numărătoarea în sistemul zecimal este realizată prin utilizarea consecutivă a celor zece simboluri (0, 1, 2, ..., 9); epuizarea acestora conduce la introducerea simbolului 1 pe o poziție mai la stânga și reluarea pe poziția inițială a secvenței de simboluri (10, 11, 12, ..., 19). Procesul continuă în mod similar prin adăugarea cifrelor 2, 3, ..., 9. Când se ajunge la 9 în poziția secundă se continuă cu adăugarea unei noi poziții la stânga ș.a.m.d.

#### 2.2.3.1. Operații aritmetice în SN binar

După cum s-a arătat pentru reprezentarea unui număr în SN binar se folosesc simbolurile 0 și 1. Respectând regula de numărare zecimală, în condițiile operării în exclusivitate cu cele două simboluri se obține următoarea secvență:

0, 1,  
10, 11,  
100, 101, 110, 111  
1000, 1001, 1010,...

În Tabelul 2.2 sunt prezentate regulile pentru adunare și înmulțire în binar.

Tabelul 2.2

Adunare			Înmulțire		
+	0	1	x	0	1
0	0	1	0	0	0
1	1	10	1	0	1



În continuare se prezintă câte un exemplu pentru fiecare dintre operațiile elementare (*adunare, scădere, înmulțire și împărțire*).

<i>Adunare</i>	<i>Scădere</i>
$\begin{array}{r} 1011011.10110+ \\ 1101111.01101 \\ \hline 11001011.00011 \end{array}$	$\begin{array}{r} 1101110.10111- \\ 0001011.01110 \\ \hline 1100011.01001 \end{array}$

<i>Înmulțire</i>	<i>Împărțire</i>
$\begin{array}{r} 1011.11x \\ 111.01 \\ \hline 101111 \\ 000000 \\ 101111 \\ 101111 \\ 101111 \\ \hline 10011100011 \\ \\ \mathbf{1001110.0011} \end{array}$	$\begin{array}{r} 11101110.111 \overline{)1101} \\ \underline{1101} \phantom{000000} \\ 0001111 \\ \phantom{00} \underline{1101} \\ 0010011 \\ \phantom{0000} \underline{1101} \\ 001101 \\ \phantom{000000} \underline{1101} \\ 0000 \end{array}$

**2.2.3.2. Operații aritmetice în SN octal**

După cum s-a arătat pentru reprezentarea unui număr în SN octal se utilizează simbolurile **0, 1, 2, ...,7**. Aplicând regula de numărare zecimală, în condițiile operării în exclusivitate cu cele opt simboluri se obține următoarea secvență:

- 0, 1,2,3,4,5,6,7
- 10, 11,12,13,....,17
- 20,21,23,23,....,27
- .....

În *Tabelul 2.3* sunt prezentate regulile pentru adunare și înmulțire în octal.

Tabelul 2.3

+	0	1	2	3	4	5	6	7	x	0	1	2	3	4	5	6	7
0	0	1	2	3	4	5	6	7	0	0	0	0	0	0	0	0	0
1	1	2	3	4	5	6	7	10	1	0	1	2	3	4	5	6	7
2	2	3	4	5	6	7	10	11	2	0	2	4	6	10	12	14	16
3	3	4	5	6	7	10	11	12	3	0	3	6	11	14	17	22	25
4	4	5	6	7	10	11	12	13	4	0	4	10	14	20	24	30	34
5	5	6	7	10	11	12	13	14	5	0	5	12	17	24	31	36	43
6	6	7	10	11	12	13	14	15	6	0	6	14	22	30	36	44	52
7	7	10	11	12	13	14	15	16	7	0	7	16	25	34	43	52	61

Ca și în cazul precedent, în cele ce urmează se prezintă câte un exemplu pentru fiecare dintre operațiile elementare (*adunare, scădere, înmulțire și împărțire*).

*Adunare*

$$\begin{array}{r} 257.432 + \\ 144.613 \\ \hline 424.245 \end{array}$$

*Scădere*

$$\begin{array}{r} 4123.516 - \\ 567.307 \\ \hline 3334.207 \end{array}$$

*Înmulțire*

$$\begin{array}{r} 1753.216 \times \\ 4.3 \\ \hline 5701652 \\ \hline 7655070 \\ \hline 104452552 \end{array}$$

**10445.2552**

*Împărțire*

$$76321.542 : 23.11$$

$$\begin{array}{r} 7632154.2 \overline{) 2311} \\ \underline{7133} \phantom{00} \\ =4771 \\ \phantom{=} \underline{4622} \\ \phantom{=} =14754 \\ \phantom{=} \phantom{=} \underline{13755} \\ \phantom{=} \phantom{=} =7772 \\ \phantom{=} \phantom{=} \phantom{=} \underline{7133} \\ \phantom{=} \phantom{=} \phantom{=} =6370 \\ \phantom{=} \phantom{=} \phantom{=} \phantom{=} \underline{4622} \\ \phantom{=} \phantom{=} \phantom{=} \phantom{=} =1546 \end{array}$$

**2.2.3.3. Operații aritmetice în SN hexazecimal**

Reprezentarea unui număr în SN cu baza 16 (hexazecimal) implică utilizarea simbolurilor **0, 1, 2, ...,7, 8, 9, A, B, C, D, E, F**. Prin aplicarea regulii de numărare zecimală, în condițiile operării cu cele 16 simboluri specifice rezultă următoarea secvență:

*0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F*

*10, 11, 12, 13, ..., 1D, 1E, 1F*

*20, 21, 22, 23, ..., 2f*

.....

În *Tabelele 2.4 și 2.5* sunt prezentate regulile pentru adunare și înmulțire în hexazecimal.

*Tabelul 2.4*

+	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
1	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F	10
2	2	3	4	5	6	7	8	9	A	B	C	D	E	F	10	11
3	3	4	5	6	7	8	9	A	B	C	D	E	F	10	11	12
4	4	5	6	7	8	9	A	B	C	D	E	F	10	11	12	13
5	5	6	7	8	9	A	B	C	D	E	F	10	11	12	13	14
6	6	7	8	9	A	B	C	D	E	F	10	11	12	13	14	15
7	7	8	9	A	B	C	D	E	F	10	11	12	13	14	15	16
8	8	9	A	B	C	D	E	F	10	11	12	13	14	15	16	17
9	9	A	B	C	D	E	F	10	11	12	13	14	15	16	17	18
A	A	B	C	D	E	F	10	11	12	13	14	15	16	17	18	19
B	B	C	D	E	F	10	11	12	13	14	15	16	17	18	19	1A
C	C	D	E	F	10	11	12	13	14	15	16	17	18	19	1A	1B
D	D	E	F	10	11	12	13	14	15	16	17	18	19	1A	1B	1C
E	E	F	10	11	12	13	14	15	16	17	18	19	1A	1B	1C	1D
F	F	10	11	12	13	14	15	16	17	18	19	1A	1B	1C	1D	1E

*Tabelul 2.5*

x	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
2	0	2	4	6	8	A	C	E	10	12	14	16	18	1A	1C	1E
3	0	3	6	9	C	F	12	15	18	1B	1E	21	24	27	2A	2D

<b>4</b>	0	4	8	C	10	14	18	1C	20	24	28	2C	30	34	38	3C
<b>5</b>	0	5	A	F	14	19	1E	23	28	2D	32	37	3C	41	46	4B
<b>6</b>	0	6	C	12	18	1E	24	2A	30	36	3C	42	48	4E	54	5A
<b>7</b>	0	7	E	15	1C	23	2A	31	38	3F	46	4D	54	5B	62	69
<b>8</b>	0	8	10	18	20	28	30	38	40	48	50	58	60	68	70	78
<b>9</b>	0	9	12	1B	24	2D	36	3F	48	51	5A	63	6C	75	7E	87
<b>A</b>	0	A	14	1E	28	32	3C	46	50	5A	64	6E	78	82	8C	96
<b>B</b>	0	B	16	21	2C	37	42	4D	58	63	6E	79	84	8F	9A	A5
<b>C</b>	0	C	18	24	30	3C	48	54	60	6C	78	84	90	9C	A8	B4
<b>D</b>	0	D	1A	27	34	41	4E	5B	68	75	82	8F	9C	A9	B6	C3
<b>E</b>	0	E	1C	2A	38	46	54	62	70	7E	8C	9A	A8	B6	C4	D2
<b>F</b>	0	F	1E	2D	3C	4B	5A	69	78	87	96	A5	B4	C3	D2	E1

În continuare se prezintă câte un exemplu pentru fiecare dintre operațiile elementare (*adunare, scădere, înmulțire și împărțire*) efectuate în SN hexazecimal.

$$\begin{array}{r}
 \text{Adunare} \\
 7FA4 + \\
 \underline{521D} \\
 \mathbf{D1C1}
 \end{array}$$

$$\begin{array}{r}
 \text{Scădere} \\
 C412 - \\
 \underline{AFB5} \\
 \mathbf{145D}
 \end{array}$$

$$\begin{array}{r}
 \text{Înmulțire} \\
 14A.2F \times \\
 \underline{B.1} \\
 14A2F \\
 \underline{E3005} \\
 \mathbf{E44A7F}
 \end{array}$$

**E44.A7F**

$$\begin{array}{r}
 \text{Împărțire} \\
 A57BF \overline{) 3A} \\
 \underline{74} \\
 317 \\
 \underline{2F2} \\
 =25B \\
 \underline{244} \\
 =17F \\
 \underline{15C} \\
 \underline{230} \\
 \underline{20A} \\
 \underline{260} \\
 \underline{244} \\
 \mathbf{1C}
 \end{array}$$

### 2.3. Reprezentarea numerelor în calculator

Uzual un echipament de calcul numeric preia datele și oferă rezultatele într-o formă accesibilă utilizatorului. În ceea ce privește prelucrarea, aceasta presupune exprimarea datelor într-o formă specifică procesorului. În consecință există două formate de reprezentare a numerelor în calculator și anume *formatul intern* și *formatul extern*.

Pentru reprezentarea internă se utilizează SN binar în mai multe forme diferențiate de soluția aleasă pentru *indicarea poziției virgulei și semnului numărului*. În acest sens poziția fixă sau variabilă a delimitatorului fracționar (punct sau virgulă) determină reprezentarea în *virgulă fixă* sau respectiv în *virgulă mobilă*.

#### 2.3.1. Reprezentarea numerelor în format virgulă fixă

În calculator se operează cu numere de lungime fixă, numărul de poziții binare fiind determinat de lungimea registrelor de memorare.

În formatul *virgulă fixă*, virgula (punctul zecimal) nu este reprezentată fizic în calculator, poziția sa fiind stabilită prin proiectare și neputând fi schimbată. Uzual virgula se consideră plasată în fața celei mai semnificative cifre a numărului, în aceste condiții numerele cu care se operează fiind *subunitare*.

#### Observație importantă

Numărul de biți pe care se reprezintă un număr este *finit și fix*, stabilindu-se în faza de proiectare a calculatorului. Din acest motiv în calculator nu se poate reprezenta decât un număr finit de valori, care pot fi interpretate diferit în cele două formate (intern sau extern). *Numerele care se pot reprezenta în calculator se numesc numere cu precizie finită (NPF) și au proprietăți diferite față de numerele din matematică.*

În cazul acestora poate apărea depășirea capacității de memorare deoarece *NPF* au un domeniu finit de valori, în sensul că nu pot exista numere oricât de mari sau oricât de mici. Depășirile pot fi detectate hardware sau software. Următorul exemplu demonstrează că în cadrul *NPF* nu este valabilă proprietatea de *asociativitate*.

Fie o mașină cu următorul format admisibil:

s			
---	--	--	--

în care se pot reprezenta numere întregi cuprinse între  $-999$  și  $+999$ .

Fie  $a = 600, b=500, c=400$

În aritmetica clasică  $a+(b-c) = (a+b)-c$  respectiv  $600+(500-400) = 700$  și  $(600+500)-400=700$  asociativitatea fiind respectată.

În cazul NPF (calculatoare)  $a+(b-c) = 600+(500-400) = 700$ , iar  $(a+b)-c = \underbrace{(600+500)}_{1100} - 400 = \text{eroare}$ .

Numerele întregi fără semn se reprezintă prin corespondentul lor binar (codul direct) numărul de biți pentru reprezentarea unui număr  $N$  fiind  $2^{n-1} \leq N < 2^n$ .

În general domeniul finit de valori pentru numerele întregi, reprezentate în formatul cu virgulă fixă este:

$$D = [V_{\min}, V_{\max}] \cap \mathbb{Z}, \quad (2.6)$$

unde  $V_{\min}$  și  $V_{\max}$  sunt cea mai mică respectiv cea mai mare valoare care se pot reprezenta pe  $n$  biți. Cele  $2^n$  valori distincte pot constitui reprezentări ale unor numere întregi *pozitive sau negative*.

Pentru numerele cu semn există trei reprezentări mai des utilizate și anume:

1. *semn – mărime;*
2. *complement față de 2;*
3. *complement față de 1.*

### 2.3.1.1. Reprezentarea unui număr prin mărime și semn

Scrierea unui număr prin mărime și semn (sau în cod direct) este dată de relația

$$N = a_n 2^n + \sum_{i=-m}^{n-1} a_i 2^i \quad (2.7)$$

unde  $a_n$  este bitul de semn, iar  $a_i$  sunt biții numărului  $N$ .

În privința semnului  $a_n$  care ocupă bitul *cel mai semnificativ* (**MSb** – **Most Significant bit**) convenția este următoarea:

- $a_n = 0$ , dacă  $N \geq 0$ ;
- $a_n = 1$ , dacă  $N < 0$ .

Considerând reprezentarea pe  $m+n$  biți, conform relației (2.7) primul bit din stânga este asociat **semnului**, iar restul de  $n+m-1$  biți conțin **mărimea** numărului egală cu reprezentarea binară a valorii  $|N|$  - figura 2.1.







Fig. 2.1. Reprezentarea *semn – mărime* pe  $n+m$  biți.

Exemplul 2.6.

- a)  $+ 9 = 0 \underbrace{1001}$   

- b)  $- 6 = 1 \underbrace{0110}$   

- c)  $-0.6875 = 1 \underbrace{1011}$   


Reprezentarea *semn – mărime* prezintă avantajul apropierii de scrierea naturală, însă din punctul de vedere al realizării calculelor prezintă unele dezavantaje. Acestea se referă în primul rând la necesitatea examinării înainte de realizarea unei operații (adunare sau scădere) a bitului de semn. Pe de altă parte, unitatea aritmetică se poate mult simplifica dacă este orientată numai către operația de adunare. Acest deziderat se poate realiza prin alegerea convenabilă a reprezentării numerelor, recomandabilă fiind reprezentarea în C2 (complement față de 2).

Un alt dezavantaj important este legat de reprezentarea numărului zero care este afectată de semn respectiv

$$[+0]_d = \mathbf{0} \ 000\dots 000 ;$$

$$[- 0]_d = \mathbf{1} \ 000\dots 000 .$$

Această dublă reprezentare face ca un număr  $N$  întreg reprezentat în cod direct pe  $n$  ranguri să poată lua valori în gama

$$-2^{n-1} + 1 \leq N \leq 2^{n-1} - 1 , \tag{2.8}$$

ceea ce, de exemplu, face ca pentru

-  $n=8$  domeniul de reprezentare să fie  $D = [-127,+127] \cap \mathbb{Z}$  ;

- $n=16$  domeniul de reprezentare să fie  $D = [-32767, +32767] \cap \mathbb{Z}$ .

**2.3.1.2. Reprezentarea unui număr în complement față de 1 (cod invers)**

Pentru numere pozitive  $N \geq 0$  reprezentarea în complement față de 1 este identică cu reprezentarea *semn – mărime*.

Dacă  $N < 0$ , atunci bitul de semn  $s = 1$  și

$$C1(|N|) = 2^{n-1} - 1 - |N|, \tag{2.9}$$

unde  $n-1$  este numărul de biți utilizați pentru reprezentarea mărimii (fără semn).

Calculul  $C(1)$  se poate face prin două metode și anume:

- a. *utilizând definiția*, respectiv

$$s = 1 \quad C1(|N|) = 2^{n-1} - 1 - |N|;$$

- b. *prin inversarea biților* reprezentării cu semn a valorii absolute  $|N|$  a numărului  $N$ .

Exemplul 2.6.

Fie  $n-1 = 7$  și  $N = -123$ ; să se calculeze prin cele două metode  $C1(N)$

- a.  $|N| = 123$ ;  $C1(|N|) = 2^7 - 1 - 123 = 128 - 1 - 123 = 4 = 0000\ 100$   
 $C1(N) = 1\ 0000100 = (1 \times 2^7 + 1 \times 2^2)_{10} = (132)_{10}$
- b.  $(|N|)_d = 0\ 1111011$   
 $C1(N) = 1\ 0000100$  (s-a inversat fiecare bit).

În ceea ce privește reprezentarea numărului zero și în acest caz aceasta este afectată de semn respectiv

$$[+0]_i = \mathbf{0\ 000... 000};$$

$$[-0]_d = \mathbf{1\ 111... 111}.$$

Această dublă reprezentare face ca un număr  $N$  întreg reprezentat în cod direct pe  $n$  ranguri să poată lua valori în aceiași gamă ca în cazul codului direct.



**2.3.1.3. Reprezentarea unui număr în complement față de 2 (cod complementar)**

Pentru numere pozitive  $N > 0$  reprezentarea în complement față de 2 este identică cu reprezentările *semn – mărime* și în *cod complementar față de 1*.

Dacă  $N < 0$ , atunci  $s = 1$

$$C2(|N|) = 2^{n-1} - |N|, \tag{2.10}$$

unde  $n-1$  este numărul de biți utilizați pentru reprezentarea mărimii (fără semn).

Calculul  $C2$  se poate face prin trei metode și anume:

a. *utilizând definiția*, respectiv

$$s = 1 \quad C2(|N|) = 2^{n-1} - |N| ;$$

b. prin *inversarea biților* reprezentării cu semn a valorii absolute  $|N|$  a numărului  $N$  la care se adaugă 1, în poziția cea mai puțin semnificativă;

c. prin *analiza* de la dreapta la stânga a reprezentării cu semn a valorii absolute  $|N|$  a numărului  $N$ . Primii biți de 0 și primul bit de 1 se lasă neinversați, apoi se inversează toți biții, inclusiv bitul de semn (dacă primul bit întâlnit este 1 se lasă neschimbat numai acesta).

Exemplul 2.7.

1. Fie  $n-1 = 7$  și  $N = -123$ ; să se calculeze prin cele trei metode  $C2(N)$

a.  $|N| = 123$ ;  $M = 2^7 - 123 = 128 - 123 = 5$   
 $C2(N) = 1\ 0000101$

b.  $(|N|)_d = 0\ 1111011$   
 $C1(N) = 1\ 0000100 + (s\text{-a inversat fiecare bit}).$   

$$C2(N) = \frac{1}{1\ 0000101}$$

c. 1.  $(|N|)_d = 0\ 1111011$

2. se analizează biții de la dreapta spre stânga și se inversează

$$C2(N) = \underbrace{1\ 000010\ 1}_{\leftarrow \text{biti inversati}} \leftarrow \text{bit neschimbat}$$

2. Fie  $n-1 = 7$  și  $N = -96$ ; să se calculeze prin cele trei metode  $C2(N)$

a.  $|N| = 96$ ;  $M = 2^7 - 96 = 128 - 96 = 32$   
 $C2(N) = 1\ 0100000$

b.  $(|N|)_d = 0\ 1100000$   
 $C1(N) = 1\ 0011111 + (\text{s-a inversat fiecare bit}).$   

$$\begin{array}{r} \phantom{1\ 0011111} \\ \phantom{1\ 0011111} + \phantom{1\ 0011111} \\ \hline 1\ 0100000 \end{array}$$
  
 $C2(N) = 1\ 0100000$

c. 1.  $(|N|) = 0\ 1\ 100000$

2. se analizează biții de la dreapta spre stânga și se inversează

$$C2(N) = \underbrace{1\ 0}_{\leftarrow \text{biți inversați}} 100000 \leftarrow \text{biți neschimbați}$$

Reprezentarea în *complement față de 2* este cea mai utilizată pentru numerele algebrice datorită în primul rând faptului că elimină ambiguitățile legate de reprezentarea numărului zero.

În  $C2$  numărul zero are o reprezentare unică și anume

$$[0]_c = 0\ 000\dots 000.$$

Această unică reprezentare face ca un număr  $N$  întreg reprezentat în cod complementar pe  $n$  ranguri să poată lua valori în gama

$$-2^{n-1} \leq N \leq 2^{n-1} - 1, \quad (2.11)$$

ceea ce va implica, de exemplu, pentru

- $n=8$  domeniul de reprezentare să fie  $D = [-128, +127] \cap \mathbb{Z}$ ;
- $n=16$  domeniul de reprezentare să fie  $D = [-32768, +32767] \cap \mathbb{Z}$ .

### 2.3.1.4. Reprezentarea în exces

Necesitatea acestui tip de reprezentare este impusă de anumite avantaje pe care le oferă tratarea numerelor fără semn. Ideea care stă la baza acestei reprezentări cunoscută și sub denumirea de *reprezentare deplasată* constă în adunarea la fiecare număr a unui *exces* reprezentat de

regulă de cel mai mic număr întreg negativ care se poate reprezenta în calculator.

De exemplu în reprezentarea C2 pe un octet domeniul

$$D = [-128, +127] \cap Z$$

se transformă prin adunarea excesului 128 în

$$D_{exces128} = [0, +255] \cap Z .$$

În aceste condiții celui mai mic număr negativ  $(-128)_{10}$  îi va corespunde  $(00000000)_2$  iar celui mai mare număr pozitiv  $(+127)_{10}$  îi va corespunde  $(11111111)_2$ . Această reprezentare simplifică efectuarea operației de comparare a numerelor, ceea ce este esențial pentru realizarea *hardware-ului* implicat în operarea exponenților la reprezentarea în virgulă mobilă.

\*  
\*      \*

După cum s-a văzut prin reprezentarea în format virgulă fixă se precizează un număr de ranguri la stânga *virgulei* pentru partea întregă, respectiv la dreapta acesteia pentru partea fracționară. În aceste condiții gama și precizia de reprezentare sunt determinate de numărul de ranguri. De exemplu pe 40 de ranguri pot fi manevrate numere de ordinul *trilioanelor* ( $10^{12}$ ) precizia fiind de o trilionime.

Solicitări suplimentare ar putea fi rezolvate prin creșterea numărului de ranguri, aspect care nu este posibil întrucât acest număr este fixat pentru un anumit tip de calculator.

### 2.3.2. *Reprezentarea numerelor în virgulă mobilă*

Necesitatea reprezentării în calculator a numerelor foarte mari sau foarte mici, cu o precizie ridicată a condus la reprezentarea în virgulă mobilă (VM) .

*Reprezentarea în format VM* utilizează reprezentarea științifică

$$r = m \times b^E \tag{2.12}$$

căreia îi sunt asociate trei componente:

- $b$  – baza în care se reprezintă numărul;
- $E$  – exponentul; care indică ordinul de mărime al numărului;

- $m$  – mantisa asociată mărimii exacte a numărului într-un anumit domeniu.

Exemplul 2.8

$$6.342 = 0.6342 \times 10^1 = 6.342 \times 10^0;$$

$$0.0057 = 0.57 \times 10^{-2} = 5.7 \times 10^{-3};$$

$$5760 = 0.576 \times 10^4 = 5.76 \times 10^3.$$

Considerăm că pentru reprezentarea unui număr în virgulă mobilă se utilizează  $n$  biți din care  $e$  pentru exponent (care determină intervalul de valori) și  $m$  biți pentru mantisă (care determină precizia reprezentării). După cum se știe cu  $n$  biți se pot reprezenta  $2^n$  numere reale.

Între numere reale din matematică și numerele reale reprezentate în formatul cu virgulă mobilă există diferențe legate de domeniul finit și mulțimea discretă de valori. Domeniul finit de valori este determinat de capacitatea fizică limitată a memoriei calculatorului.

Pentru a vedea cum se poate determina acest domeniu vom considera o mașină ipotetică zecimală (*baza de numerație este 10*) în care:

- mantisa  $m$  este subunitara și pozitivă respectiv,  $0 \leq m < 1$ ;
- mantisa se reprezintă ca un număr cu semn și trei cifre, în domeniul  $0.1 \leq m < 1$  sau zero;
- exponentul se reprezintă ca un număr cu semn și două cifre.

Structura unui număr cu caracteristicile expuse precum și valorile pozitive minimă și maximă sunt:

	<b>mantisa</b>	<b>exponent</b>	
Structura:	± □ □ □	± □ □	
	- 9 9 9	+ 9 9	= - 0.999 x 10 <sup>+99</sup>
	- 1 0 0	- 9 9	= - 0.100 x 10 <sup>-99</sup>
	+ 1 0 0	- 9 9	= + 0.100 x 10 <sup>-99</sup> ;
	+ 9 9 9	+ 9 9	= + 0.999 x 10 <sup>+99</sup> .

Numărul de mantise pozitive distincte este  $N_m = 1800$  {900 pentru  $m \in [-999, -100] \cap \mathbb{Z}$  și 900  $m \in [+100, +999] \cap \mathbb{Z}$ , iar numărul de exponenți este  $N_e = 199$  (toate valorile întregi între -99 și +99 inclusiv 0), deci rezultă că în acest format se pot reprezenta în total  $N$  numere (pozitive și negative)

$$N = N_m \times N_e + 1 = 1800 \times 199 + 1 = 358201 \text{ numere.}$$

O reprezentare a valorilor limite pe axa reală permite evidențierea situațiilor în care se produce depășire. Determinarea valorilor  $V_{\min}$  și  $V_{\max}$  permite identificarea pe axa reală, figura 2.2, a domeniilor de valori reprezentabile.




Fig. 2.2. Domeniile valorilor reale reprezentabile în VM.

Zonele marcate cu cifre în figura 2.2 reprezintă următoarele categorii de numere:

1. numere negative mai mici decât  $-0.999 \times 10^{+99}$  ( $\approx -10^{+99}$ ), dar foarte mari în valoare absolută;
2. numere negative între  $-0.999 \times 10^{+99}$  și  $-0.100 \times 10^{-99}$  ( $-10^{+99}$ ,  $-10^{-100}$ );
3. numere negative foarte mici cu valoare absolută mai mică decât  $0.100 \times 10^{-99}$  ( $10^{-100}$ );
4. zero;
5. numere pozitive foarte mici cu valoare absolută mai mică decât  $0.100 \times 10^{-99}$  ( $10^{-100}$ );
6. numere pozitive între  $+0.100 \times 10^{-99}$  și  $+0.999 \times 10^{+99}$  ( $+10^{-100}$ ,  $-10^{+99}$ );
7. numere foarte mari în valoare absolută, pozitive mai mari decât  $+0.999 \times 10^{+99}$  ( $+10^{+99}$ );

Domeniul de reprezentare va fi format din zonele (2 – numere negative) și (6 - numere pozitive) la care se adaugă zona 4 reprezentată de numărul zero. Dacă în urma unei operații aritmetice rezultă o valoare în zonele (1) sau (7) apare depășirea flotantă (inferioară dacă  $rezultat < -V_{\min}$  sau superioară dacă  $rezultat > +V_{\max}$ ). Dacă rezultatul se situează în zonele (3) sau (5) se semnalizează imposibilitatea reprezentării pentru că numerele sunt prea mici (negative – zona 3, pozitive – zona 5).

Caracterul discret al reprezentării în virgulă mobilă este dat de faptul că mulțimile din zonele (2) și (6) ale schemei din figura 2.2 sunt mulțimi finite. Având în vedere că mulțimea numerelor reale este o mulțime continuă (între orice două numere reale se găsește o infinitate de asemenea numere) rezultă că nu există o corespondență biunivocă între această mulțime și mulțimea numerelor reprezentabile în virgulă mobilă.

Numărul de cifre al mantisei determină *precizia de reprezentare* în domeniile 2 și 6 în timp ce numărul de cifre al exponentului afectează *mărimea aceluiași domenii*.

Mantisa se reprezintă uzual în forma normalizată (*prima cifră din stânga diferită de zero*) și într-una din bazele **2**, **8**, **16**.

Pentru a nu folosi exponenți negativi se introduce noțiunea de **caracteristică**. Aceasta este egală cu exponentul cu semn deplasat, astfel încât să ia valori într-o mulțime de numere pozitive. De exemplu pentru un *exponent* în domeniul  $[-64, +63] \cap \mathbb{Z}$ , o deplasare cu +64 va conduce la o *caracteristică* în domeniul  $[0, +127] \cap \mathbb{Z}$ .

Stabilirea formatului de reprezentare a numerelor reale în virgulă mobilă a constituit obiectul a numeroase studii care s-au concretizat în elaborarea în anul 1985 a standardului IEEE<sup>1</sup> 754, când au fost alese două forme standard:

- *formatul scurt* sau *de bază* ( figura 2.3) , pe un cuvânt de 32 de biți care asigură o viteză mai mare de operare;




Fig. 2.3. Formatul scurt în VM al Standardului IEEE 754.

- *formatul lung* sau *dublu de bază* (figura 2.4), pe un cuvânt de 64 de biți care asigură o precizie mai mare de lucru.




Fig. 2.4. Formatul lung în VM al Standardului IEEE 754.

<sup>1</sup> IEEE - Institute of Electrical and Electronics Engineers [www.ieee.org](http://www.ieee.org)  
30.08.2012

În formatul scurt (*simplu de lucru*) semnificațiile sunt următoarele:

- bitul 00:  $s = \text{Semnul mantisei}$  ( $s = 1 - \text{mantisă negativă}$ );
- biții 01- 08:  $c = \text{Caracteristică}$  (*exponent deplasat cu*  $2^7 - 1 = 127$ );
- biții 09 - 31:  $f = \text{Mantisa normalizată}$  (*fracția*)<sup>2</sup>.

Valoarea unui număr  $r$  reprezentat într-un asemenea format poate fi:

- dacă  $c = 255$  și  $m \neq 0$  atunci  $r = \text{NaN}$  (nu este un număr – **Not A Number**);
- dacă  $c = 255$  și  $m = 0$  atunci  $r = (-1)^s \times \infty$  ;
- dacă  $0 < c < = 255$  atunci;  $r = (-1)^s \times 2^{e-(2^7-1)} \times (1.m)$ ; (2.13)
- dacă  $c = 0$  și  $m \neq 0$  atunci ;  $r = (-1)^s \times 2^{-126} \times (0.m)$
- dacă  $c = 0$  și  $m = 0$  atunci  $r = (-1)^s \times 0(\text{zero})$  .

În particular se obțin următoarele reprezentări în format scurt

0 00000000 000000000000000000000000 = +0  
 1 00000000 000000000000000000000000 = -0

0 11111111 000000000000000000000000 = +∞  
 1 11111111 000000000000000000000000 = -∞

0 11111111 000001000000000000000000 = NaN  
 1 11111111 00100010001001010101010 = NaN

$$0\ 10000000\ 000000000000000000000000 = +1 * 2^{**}(128-127) * 1.0 = 2$$

$$0\ 00000001\ 000000000000000000000000 = +1 * 2^{**}(1-127) * 1.0 = 2^{**}(-126)$$

$$0\ 00000000\ 100000000000000000000000 = +1 * 2^{**}(-126) * 0.1 = 2^{**}(-127)$$

$$0\ 00000000\ 000000000000000000000001 = +1 * 2^{**}(-126) * 0.000000000000000000000001 = 2^{**}(-149)$$

(Cea mai mică valoare pozitivă)

---

<sup>2</sup> când  $e \neq 0$ , se presupune un bit egal cu 1 la stânga lui  $f$ ; virgula se consideră plasată între acest bit și primul bit explicit al mantisei.

Conform relației (2.13) mărimea numerelor reprezentate este în gama

$$-2^{-126} \times (1.0) \leq r \leq 2^{127} \times (2 - 2^{-23})$$

În formatul lung (*dublu de bază*) semnificațiile sunt următoarele:

- bitul 00:  $s$  = *semnul mantisei* ( $c = 1$  – mantisă negativă);
- biții 01 - 11:  $e$  = *Caracteristică (exponent deplasat cu  $2^{10} - 1 = 1023$ )*;
- biții 12 - 63:  $fm$  = *mantisa normalizată/fracția*<sup>3</sup>.

Exemplul 2.9.

Să se reprezinte în formatul scurt (baza 2) numărul  $r = -348.5625_{10}$

a. se convertește  $r$  în baza 2

$$348 = 174 \times 2 + 0$$

$$174 = 87 \times 2 + 0$$

$$87 = 43 \times 2 + 1$$

$$43 = 21 \times 2 + 1$$

$$21 = 10 \times 2 + 1 \quad \mathbf{r_I = 101011100}$$

$$10 = 5 \times 2 + 0$$

$$5 = 2 \times 2 + 1$$

$$2 = 2 \times 1 + 0$$

$$1 = 0 \times 2 + 1$$

$$0.5625 \times 2 = \mathbf{1.125}$$

$$0.1250 \times 2 = \mathbf{0.250}$$

$$0.2500 \times 2 = \mathbf{0.500} \quad \mathbf{r_F = 0.1001}$$

$$0.5000 \times 2 = \mathbf{1.000}$$

$$\mathbf{r = 1010 11100.1001}$$

b. se trece rezultatul în forma normalizată

$r = 1.\mathbf{0101 1100} 1001 0000 0000 000 \times 2^8$  (pentru a se obține mantisa pe 23 de biți s-a completat două grupe de câte 4 și o grupă cu 3 de zero;

c. se reprezintă în VM

$$s = 1 \text{ (negativ)}$$

---

<sup>3</sup> idem 2.



$$c = 127 + 8 = 135_{10} = 87_{16} = 1000\ 0111_2$$

$$m = 0101\ 1100\ 1001\ 0000\ 0000\ 000$$

Rezultă reprezentarea în virgulă mobilă  
 $r = 1\ 1000\ 0111\ 0101\ 1100\ 1001\ 0000\ 0000\ 000$

**d. Verificare**

$$r = (-1)^1 \times 2^{135-127} \times 1.0101\ 1100\ 1001\ 0000\ 0000\ 000$$

$$1.1101\ 1100\ 1001\ 0000\ 0000\ 000 = 1+2^{-1}+2^{-2}+2^{-4}+2^{-5}+2^{-6}+2^{-9}+2^{-12}$$

$$= 1+0.25+0.0625+0.03125+0.015625+0.001953125+$$

$$+0.000244140625=1.361572265625$$

$$r = (-1)^1 \times 2^8 \times 1.361572265625 = -256 \times 1.361572265625 = -348.5625$$

La analiza reprezentării în VM interesează următoarele aspecte:

- numărul numerelor reprezentabile;
- numărul care are valoarea/mărimea cea mai mare;
- numărul diferit de zero care are valoarea/mărimea cea mai mică;
- determinarea celei mai mari distanțe dintre două numere succesive;
- determinarea celei mai mici distanțe dintre două numere succesive.

**2.3.3. Coduri numerice și alfanumerice**

După cum s-a arătat calculatorul prelucrează numere reprezentate în SN binar în timp ce utilizatorul uman operează curent cu numere exprimate în SN zecimal, cu cuvinte specifice unei anumite limbi, cu anumite semne grafice, etc. Pentru translatarea între celor două maniere de reprezentare, evident fără alterarea conținutului informațional se utilizează *codificarea*.

A codifica elementele unei mulțimi A prin elementele unei alte mulțimi B înseamnă a realiza o corespondență între fiecare element  $a \in A$  o secvență de elemente  $b \in B$ .

Un *cod* este o funcție  $f : A \rightarrow I$  unde I este mulțimea secvențelor care se pot forma cu elemente din B. În ceea ce privește mulțimea A acesta se numește *alfabet* iar elementele acesteia (cifre, litere, semne de punctuație etc.) sunt caractere. Codurile în care sunt reprezentate numai

numere se numesc *coduri numerice* iar cele în care pe lângă numere conțin și litere, caractere speciale etc. se numesc coduri *alfanumerice*.

Având în vedere reprezentarea internă în cod binar, respectiv  $B = \{0,1\}$ , în continuare vor fi tratate coduri care codifică litere și cifre prin combinații de elemente ale mulțimii  $B$ .

Dacă mulțimea  $A$  are un număr de  $N$  caractere, un caracter poate fi codificat printr-o secvență de  $n$  elemente din  $B$  dacă

$$N \leq 2^n \tag{2.13}$$

Exemplul 2.10

Să se determine numărul minim de biți care pot codifica cele zece cifre ale SN zecimal.

Din relația (2.13) rezultă  $n \geq \log_2 N$  respectiv

$$n \geq \log_2 10 = \frac{1}{\log 2} = 3.322. \text{ În aceste condiții rezultă că numărul minim de}$$

biți utilizați pentru codificarea unei cifre zecimale este  $n=4$ .

**2.3.3.1. Coduri numerice**

Codurile *binar-zecimale* care asigură codificarea binară a cifrelor zecimale pot fi *ponderate sau neponderate*.

Codurile ponderate asociază fiecărei cifre zecimale o tetradă binară, în care fiecare rang are o anumită pondere. Pentru exemplificare în *Tabelul 2.6* se prezintă o serie de coduri numerice ponderate cu o frecvență mai ridicată de utilizare.

*Tabelul 2.6*

Zecimal	8421	2421	4221	5421	7421
0	0000	0000	0000	0000	0000
1	0001	0001	0001	0001	0001
2	0010	0010	0010	0010	0010
3	0011	0011	0011	0011	0011
4	0100	0100	0110	0100	0100
5	0101	1011	1001	1000	0101
6	0110	1100	1100	1001	0110
7	0111	1101	1101	1010	0111
8	1000	1110	1110	1011	1001
9	1001	1111	1111	1100	1010

- *Codul 8421* este un cod în care cifrele binare de la stânga la dreapta au respectiv ponderile  $2^3, 2^2, 2^1, 2^0$ .
- *Codurile 2421 și 4221* se caracterizează prin utilizarea ponderii 2 în două poziții distincte ale tetradei, iar tetradele care reprezintă cifre zecimale a căror sumă este egală cu 9 sunt complementare. O altă particularitate constă în faptul că primele cinci tetrade au în prima poziție **0** iar ultimele cinci au în aceeași poziție cifra **1**.
- *Codul 5421* este caracterizat de faptul că cifrele 5-9 se deosebesc de cifrele 0-4 numai prin valoarea primului bit.
- *Codul 7421* utilizează ponderile 7, 4, 2, 1. Aceste ponderi introduc o ambiguitate în ceea ce privește reprezentarea cifrei 7 (0111 sau 1000). Pentru înlăturarea acesteia se introduce o restricție și anume considerarea combinației cu cei mai mulți biți **1** respectiv 0111.

*Codurile neponderate* nu presupun existența câte unei ponderi care să fie asociată fiecărei tetrade binare. În Tabelul 2.7 sunt prezentate câteva coduri neponderate create pornind de la considerente impuse de utilizarea lor.

*Tabelul 2.7*

<i>Zecimal</i>	<i>Exces 3</i>	<i>Gray</i>	<i>2 din 5</i>
0	0011	0000	00011
1	0100	0001	00101
2	0101	0011	00110
3	0110	0010	01001
4	0111	0110	01010
5	1000	0111	01100
6	1001	0101	10001
7	1010	0100	10010
8	1011	1100	10100
9	1100	1101	11000

- *Codul Exces 3* se obține din codul 8421 prin adunarea la fiecare tetradă a cifrei 3 (0011) în binar. Rezultă un cod cu

proprietatea de autocomplementare<sup>4</sup> din care s-a eliminat combinația 0000<sup>5</sup>.

- *Codul Gray* se caracterizează prin aceea că trecerea de la echivalentul binar al unei cifre zecimale la următorul se face prin modificarea unui singur rang binar.
- *Codul 2 din 5* utilizează pentru codificarea cifrelor zecimale cinci poziții binare, în condițiile în care fiecare combinație trebuie să conțină *câte doi biți unitari*. Această restricție asigură unicitatea reprezentării și creează posibilitatea controlului asupra transmisiei informațiilor codificate în acest mod.

### 2.3.3.2. *Coduri alfanumerice*

Numărul limitat al caracterelor alfanumerice (spre deosebire de numerele reale la care gama este infinită) permite ca un întreg set de caractere să fie reprezentat pe un număr limitat de biți. În practică s-au impus două sisteme de codificare a caracterelor alfanumerice ASCII și EBCDIC.

Codul ASCII (*American Standard Code for Information Interchange*) utilizează pentru reprezentarea caracterelor alfanumerice câte 7 biți pe caracter.

*Tabelul 2.8*

HEX	DEC	CHR	CTRL	HEX	DEC	CHR	HEX	DEC	CHR	HEX	DEC	CHR
00	0	NUL	^@	20	32	SP	40	64	@	60	96	`
01	1	SOH	^A	21	33	!	41	65	A	61	97	a
02	2	STX	^B	22	34	"	42	66	B	62	98	b
03	3	ETX	^C	23	35	#	43	67	C	63	99	c
04	4	EOT	^D	24	36	\$	44	68	D	64	100	d
05	5	ENQ	^E	25	37	%	45	69	E	65	101	e
06	6	ACK	^F	26	38	&	46	70	F	66	102	f
07	7	BEL	^G	27	39	'	47	71	G	67	103	g
08	8	BS	^H	28	40	(	48	72	H	68	104	h
09	9	HT	^I	29	41	)	49	73	I	69	105	i
0A	10	LF	^J	2A	42	*	4A	74	J	6A	106	j
0B	11	VT	^K	2B	43	+	4B	75	K	6B	107	k
0C	12	FF	^L	2C	44	,	4C	76	L	6C	108	l

<sup>4</sup> Două tetrade ale căror echivalente zecimale însumate dau 9 sunt complementare.

<sup>5</sup> Pentru a face distincție între valoarea 0 și absența unui semnal se exclude combinația 0000.

0D	13	CR	^M	2D	45	□	4D	77	M	6D	109	m
0E	14	SO	^N	2E	46	.	4E	78	N	6E	100	n
0F	15	SI	^O	2F	47	/	4F	79	O	6F	111	o
10	16	DLE	^P	30	48	0	50	80	P	70	112	p
11	17	DC1	^Q	31	49	1	51	81	Q	71	113	q
12	18	DC2	^R	32	50	2	52	82	R	72	114	r
13	19	DC3	^S	33	51	3	53	83	S	73	115	s
14	20	DC4	^T	34	52	4	54	84	T	74	116	t
15	21	NAK	^U	35	53	5	55	85	U	75	117	u
16	22	SYN	^V	36	54	6	56	86	V	76	118	v
17	23	ETB	^W	37	55	7	57	87	W	77	119	w
18	24	CAN	^X	38	56	8	58	88	X	78	120	x
19	25	EM	^Y	39	57	9	59	89	Y	79	121	y
1A	26	SUB	^Z	3A	58	:	5A	90	Z	7A	122	z
1B	27	ESC		3B	59	;	5B	91	[	7B	123	{
1C	28	FS		3C	60	<	5C	92	\	7C	124	
1D	29	GS		3D	61	=	5D	93	]	7D	125	}
1E	30	RS		3E	62	>	5E	94	^	7E	126	~
1F	31	US		3F	63	?	5F	95	_	7F	127	DEL

Există posibilitatea reprezentării a 2<sup>7</sup> coduri, asignarea acestora la caractere valide fiind evidențiată în *Tabelul 2.8*.

Codurile 00h – 1Fh și 7Fh nu sunt afișabile fiind caractere de control utilizate pentru transmisie, controlul afișării/tipării, cât și pentru alte scopuri, semnificațiile acestora fiind cuprinse în *Tabelul 2.9*.

*Tabelul 2.9*

CHR	Semnificație	CHR	Semnificație	CHR	Semnificație
<b>NUL</b>	<b>NUL</b>	<b>FF</b>	<b>Form Feed</b>	<b>CAN</b>	<b>CAN</b> cel
<b>SOH</b>	<b>Start Of Heading</b>	<b>CR</b>	<b>Carriage Return</b>	<b>EM</b>	<b>End of Medium</b>
<b>STX</b>	<b>Start of TeXt</b>	<b>SO</b>	<b>Shift Out</b>	<b>SUB</b>	<b>SUB</b> stitution
<b>ETX</b>	<b>End of TeXt</b>	<b>SI</b>	<b>Shift In</b>	<b>ESC</b>	<b>ESC</b> ape
<b>EOT</b>	<b>End Of Transmission</b>	<b>DLE</b>	<b>Data Link Escape</b>	<b>FS</b>	<b>File Separator</b>
<b>ENQ</b>	<b>EN</b> quiry	<b>DC1</b>	<b>Device Control 1</b>	<b>GS</b>	<b>Group separator</b>
<b>ACK</b>	<b>ACK</b> nowledge	<b>DC2</b>	<b>Device Control 2</b>	<b>RS</b>	<b>Record separator</b>
<b>BEL</b>	<b>BEL</b>	<b>DC3</b>	<b>Device Control 3</b>	<b>US</b>	<b>Unit separator</b>
<b>BS</b>	<b>BackSpace</b>	<b>DC4</b>	<b>Device Control 4</b>	<b>SP</b>	<b>SP</b> ace
<b>HT</b>	<b>Horizontal Tabulation</b>	<b>NAK</b>	<b>Negative AcK</b> nowledge	<b>DEL</b>	<b>DEL</b> ete
<b>LF</b>	<b>Line Feed</b>	<b>SYN</b>	<b>SYN</b> chronous idle		

<b>VT</b>	Vertical Tabulation	<b>ETB</b>	End of Transmission Block		
-----------	---------------------	------------	---------------------------	--	--

Toate celelalte caractere – *litere, cifre, semne de punctuație, spațiul* – sunt reprezentabile. Tratarea cifrelor 0 – 9 este similară cu a literelor mici și mari ceea ce simplifică manipularea caracterelor<sup>6</sup>.

*Codul EBCDIC (Extended Binary Coded Decimal InterChange)* lansat de IBM, utilizează pentru reprezentarea caracterelor alfanumerice câte 8 biți pe caracter, permițând codificarea a 256 caractere.

### 2.3.3.3. *Coduri detectoare și corectoare de erori*

În timpul transmisiei și prelucrării datelor pot apare erori datorate, în primul rând, zgomotelor care afectează nivelurile fizice de tensiune specifice semnalelor digitale. Pentru detectarea și eventual corectarea acestor erori se utilizează coduri cu proprietăți speciale. Aceste coduri conțin pe lângă biții utili o serie de biți de redundanți (de control) cu ajutorul cărora se identifică și se corectează eventualele erori de transmisie.

**Codurile detectoare de erori** au următoarea proprietate: *apariția unei singure erori transformă un cuvânt valid într-un cuvânt invalid*. O metodă pentru detecția erorilor este *metoda bitului de paritate* a cărei idee de baza constă în adăugarea unei cifre binare în plus la fiecare cuvânt al unui cod dat, pentru a face ca numărul de biți de 1 din fiecare cuvânt să fie impar sau par.

Este util să definim *distanța*<sup>7</sup> dintre 2 coduri cuvânt ca numărul de cifre care trebuie să fie schimbate într-un cuvânt pentru a rezulta alt cuvânt. (de exemplu distanța Hamming a codului ASCII este 1).

Un cod este cod detector de erori dacă distanța sa minimă este mai mare sau egală cu 2. De exemplu adăugarea unui bit de paritate plasat la stânga codului normal ASCII al unui caracter va determina pentru acest cod o distanță Hamming egală cu 2. Acest bit se calculează ca sumă *modulo 2*<sup>8</sup>

<sup>6</sup> Pentru a transforma reprezentarea alfanumerică a unei cifre în valoarea sa numerică se scade 30h iar pentru a transforma codul unei majuscule în codul corespunzător al minusculei se adună 20h.

<sup>7</sup> Această distanță este cunoscută ca *distanța Hamming*.

<sup>8</sup>  $0 \oplus 0 = 0$   $0 \oplus 1 = 1$   $1 \oplus 0 = 1$   $1 \oplus 1 = 0$

în cazul *parității pare* și cu valoarea negată a acesteia în cadrul parității impare procedeu ilustrat în figura 2.5.

PI	PP	2 <sup>6</sup>	2 <sup>5</sup>	2 <sup>4</sup>	2 <sup>3</sup>	2 <sup>2</sup>	2 <sup>1</sup>	2 <sup>0</sup>	Caracter
<b>0</b>	<b>1</b>	1	1	0	0	1	0	0	<b>d</b>
<b>1</b>	<b>0</b>	1	1	0	0	1	0	1	<b>e</b>

Fig. 2.5. Adăugarea bitului de paritate la codul ASCII: PI – paritate impară; PP – paritate pară.

Prin acest procedeu se va obține o tabelă a codurilor ASCII cu 256 de caractere dintre care jumătate sunt invalide. La recepție se recalculează bitul de paritate iar la neconcordanță se va solicita retransmisia, care nu este întotdeauna o soluție convenabilă.

În practică este larg utilizată și metoda *codului polinomial* cunoscut și sub denumirea de **cod cu redundanță ciclică** sau cod *CRC* (*Cyclic Redundancy Code*). *CRC* sunt bazate pe tratarea șirurilor de biți ca polinoame cu coeficienți 0 și 1. De exemplu biții cuvântului cu 6 biți 110001 se reprezintă prin polinomul

$$P(x) = 1 \cdot x^5 + 1 \cdot x^4 + 0 \cdot x^3 + 0 \cdot x^2 + 0 \cdot x^1 + 1 \cdot x^0 = x^5 + x^4 + 1$$

Aritmetica polinomială în acest caz este *aritmetica modulo 2*, potrivit regulilor teoriei algebrice. Nu există transport la adunare sau împrumut la scădere, adunările și scăderile fiind identice, operându-se cu funcția *SAU-EXCLUSIV*.

De exemplu

$$\begin{array}{r}
 1\ 0\ 0\ 1\ + \\
 \underline{0\ 1\ 0\ 1} \\
 1\ 1\ 0\ 0
 \end{array}
 \qquad
 \begin{array}{r}
 1\ 0\ 0\ 1\ - \\
 \underline{0\ 1\ 0\ 1} \\
 1\ 1\ 0\ 0
 \end{array}$$

În cele ce urmează se va subînțelege că fiecare polinom este atașat unui cadru de biți , iar fiecare cadru de biți are atașat un polinom. Din acest motiv când se vorbește de operații aplicate se subînțelege *operații aplicate coeficienților acestora*, respectiv diverselor cadre de biți.

La utilizarea acestei metode, pentru a transmite un cadru (formație) de biți *Q* căruia *i* se atașează un polinom *Q(x)* emițătorul și receptorul

convin asupra unui polinom generator  $P(x)$  a cărui lungime trebuie să fie mai mică decât a lui  $Q(x)$ .

**La transmisie se procedează astfel:**

1. se adaugă la  $Q$   $r$  biți ( $r$  este grad $P$ ) obținându-se *cadrul îmbunătățit*  $QI$ ;
2. se împarte polinomul  $CI(x)$ , atașat ca cadrul îmbunătățit  $C$ , la  $P(x)$ ;
3. restul rezultat  $R$  (care are întotdeauna  $r$  sau mai puțini biți) se scade *modulo 2* din cadrul îmbunătățit.
4. cadrul  $T$  corespunzător polinomului diferența  $T(x)$  (divizibil modulo 2 cu  $P(x)$ ) este cel care se transmite.

**La recepție** se efectuează împărțirea  $T(x):P(x)$ , și dacă rezultă rest nul, rezultă că transmisia s-a efectuat corect. Refacerea lui  $Q(x)$  în caz că nu sunt erori presupune separarea în  $T(x)$  a  $r$  cifre din zona nesemnificativă.

Exemplul 2.11

Fie cadrul de biți  $C=1101101$  sau  $Q(x)=1*x^6+1*x^5+1*x^3+1*x^2+1$

Polinomul generator este  $P(x) = x^3 + x + 1$  cu cadrul  $P = 1011$

Să se determine cadrul transmis  $T$  (cu polinomul asociat  $T(x)$ ), din care să se refacă apoi  $Q(x)$  respectiv cadrul de biți inițial  $C$ .

1. Se adaugă 3 biți (gradul lui  $P(x)$  este 3) la cadrul inițial obținându-se cadrul îmbunătățit

$CI = 1101101000$

2. Se împarte cadrul îmbunătățit la  $P(x)$  ( $CI:P$ )

$$\begin{array}{r}
 1101101000 \mid 1011 \\
 \underline{1011} \\
 -1101 \\
 \underline{1011} \\
 -1100 \quad \text{c â t} = 1111101 \\
 \underline{1011} \\
 -1111 \quad \text{r e s t} = 0111 \\
 \underline{1011} \\
 -1000 \\
 \underline{1011}
 \end{array}$$



$$\begin{array}{r} \text{---} \\ - - 1100 \\ \underline{1011} \\ 0111 \end{array}$$

3. Se scade restul R din cadrul îmbunătățit CI și rezultă polinomul care se transmite, respectiv T(x).

$$\begin{array}{r} 1101101000 - \\ \underline{0000000111} \\ 1101101111 \end{array}$$

**T = 1101101111**

4. Verificarea la recepție, presupune efectuarea împărțirii T:P, respectiv T(x):P(x)

$$\begin{array}{r} 1101101111 \big| 1011 \\ \underline{1011} \qquad \qquad \qquad \big| 1111101 \\ - 1101 \\ \underline{1011} \\ - 1100 \qquad \text{c â t} = 1111101 \\ \underline{1011} \\ - 1111 \qquad \text{r e s t} = 0000 \\ \underline{1011} \\ - 1001 \\ \underline{1011} \\ - - 1011 \\ \underline{1011} \\ 0000 \end{array}$$

5. Restul fiind 0000 rezultă că transmisia s-a efectuat corect, iar refacerea cadrului inițial eliminând ultimele 3 cifre din T(x), respectiv

**C = 1101101 sau Q(x)=1\*x<sup>6</sup>+1\*x<sup>5</sup>+ 1\*x<sup>3</sup>+ 1\*x<sup>2</sup>+1**

La transmiterea datelor se folosesc, printre altele, următoarele trei polinoame generatoare (Standard IEEE 802-3):

**CRC - 8:** P(x) = x<sup>8</sup> + x<sup>7</sup> + x<sup>6</sup> + x<sup>4</sup> + x<sup>2</sup> + 1

**CRC-16 IBM:** P(x) = x<sup>16</sup> + x<sup>15</sup> + x<sup>2</sup> + 1

**CRC - 32:** 
$$P(x) = x^{32} + x^{26} + x^{23} + x^{22} + x^{16} + x^{12} + x^{11} + x^{10} + x^8 + x^7 + x^5 + x^4 + x^2 + x + 1$$

După cum s-a menționat, la recepția unui mesaj eronat se cere retransmisia acestuia. Pentru a evita retransmisia se apelează la *codurile corectoare de erori*.

Un cod este **cod corector de erori (CCE)** atunci când cuvântul de cod corect poate fi întotdeauna dedus din cuvântul eronat. Între CCE un loc aparte revine *codului Hamming*, care în cazul unei corecții singulare are distanța **3**. Numărul minim de biți de control necesari pentru a asigura această distanță se determină cu relația

$$2^k \geq m + k + 1, \tag{2.14}$$

unde *m* este numărul de biți de informație, iar *k* - numărul de biți de control.

Vom explica în continuare construcția unui cod Hamming cu *m* = 7 (mesaj original în ASCII). Din relația lui Hamming (2.14) rezulta *k* = 4, astfel încât 4 biți de control trebuie adăugați celor 7 biți de informație, rezultând un cod ASCII pe 11 biți cu 4 biți redundanți.

Asignarea celor 4 biți redundanți la cuvintele originale se va face astfel încât să poată fi identificată *o eroare la un singur bit*. Fiecărui bit din cuvântul codificat, incluzând și biții redundanți de verificare îi este asignată combinația de biți  $C_8C_4C_2C_1$ , corespunzător *Tabelului 2.10*. În acest tabel echivalentul zecimal al combinațiilor binare reprezintă poziția biților care sunt verificați începând cu poziția 1. În cuvântul de 11 biți care se transmite  $C_1$  ocupă poziția **1**,  $C_2$  poziția **2** a doua ș.a.m.d., conform reprezentării din figura 2.6.

*Tabelul 2.10*

$C_8$	$C_4$	$C_2$	$C_1$	Poziție bit verificat
D0	0	0	1	<b>1</b>
0	0	1	0	<b>2</b>
0	0	1	1	<b>3</b>
0	1	0	0	<b>4</b>
0	1	0	1	<b>5</b>
0	1	1	0	<b>6</b>
0	1	1	1	<b>7</b>

1	0	0	0	<b>8</b>
1	0	0	1	<b>9</b>
1	0	1	0	<b>10</b>
1	0	1	1	<b>11</b>

11	10	9	8	7	6	5	4	3	2	1
B <sub>7</sub>	B <sub>6</sub>	B <sub>5</sub>	C <sub>8</sub>	B <sub>4</sub>	B <sub>3</sub>	B <sub>2</sub>	C <sub>4</sub>	B <sub>1</sub>	C <sub>2</sub>	C <sub>1</sub>

Fig. 2.6. Structura unui cuvânt ASCII cu patru biți de verificare:  
 B<sub>i</sub> – biți utili; C<sub>j</sub> - biți de verificare.

Modul de amplasare a biților de verificare în poziții corespunzând puterilor lui 2, se numește *Cod de Corectare a unei Erori Singulare (CCES) sau Single Error Correcting (SEC)*, și facilitează procesul de localizare a erorii.

Valorile celor 4 biți de verificare sunt determinați funcție de paritatea (pară sau impară avută în vedere) prin evaluarea sumelor *modulo 2*  $S_1, S_2, S_4, S_8$ , conform relațiilor de mai jos:

$$S_1 = C_1 \oplus B_1 \oplus B_2 \oplus B_4 \oplus B_5 \oplus B_7 \quad (2.15)$$

$$S_2 = C_2 \oplus B_1 \oplus B_3 \oplus B_4 \oplus B_6 \oplus B_7 \quad (2.16)$$

$$S_4 = C_4 \oplus B_2 \oplus B_3 \oplus B_4 \quad (2.17)$$

$$S_8 = C_8 \oplus B_5 \oplus B_6 \oplus B_7 \quad (2.18)$$

Sumele  $S_i$  trebuie să realizeze paritatea pară pentru pozițiile care au **1** în coloanele aferente biților de verificare  $C_i$  după cum urmează:

$S_1 = 0$  pentru grupul de biți  $\{1,3,5,7,9,11\}$  ;

$S_2 = 0$  pentru grupul de biți  $\{2,3,6,7,10,11\}$  ;

$S_4 = 0$  pentru grupul de biți  $\{4,5,6,7\}$  ;

$S_8 = 0$  pentru grupul de biți  $\{8,9,10,11\}$  .

Din relațiile (2.15)...(2.18) rezultă (impunând tipul parității) valorile care se vor transmite pentru biții de control  $C_1, C_2, C_4, C_8$ . La recepție se evaluează sumele, iar când acestea corespund tipului parității transmise, transmisia se consideră corectă. În cazul când una sau mai multe

sume nu corespund tipului de paritate, există un bit eronat a cărui poziție se determină prin adunarea indicilor sumelor eronate<sup>9</sup>.

În cele ce urmează se va considera un exemplu pentru care se va presupune paritate pară (suma 0 la un număr par de biți 1).

- Să se determine biții redundanți de verificare la transmisia codului ASCII al caracterului  $a$  ( $97_{10} = 1100001_2$  sau  $61_{16} = 1100001_2$ )

11	10	9	8	7	6	5	4	3	2	1
B <sub>7</sub>	B <sub>6</sub>	B <sub>5</sub>	C <sub>8</sub>	B <sub>4</sub>	B <sub>3</sub>	B <sub>2</sub>	C <sub>4</sub>	B <sub>1</sub>	C <sub>2</sub>	C <sub>1</sub>
1	1	0	?	0	0	0	?	1	?	?

$$S_1 = C_1 \oplus B_1 \oplus B_2 \oplus B_4 \oplus B_5 \oplus B_7 = 0 \rightarrow C_1 \oplus 1 \oplus 0 \oplus 0 \oplus 0 \oplus 1 = 0 \rightarrow C_1 = 0$$

$$S_2 = C_2 \oplus B_1 \oplus B_3 \oplus B_4 \oplus B_6 \oplus B_7 = 0 \rightarrow C_2 \oplus 1 \oplus 0 \oplus 0 \oplus 1 \oplus 1 = 0 \rightarrow C_2 = 1$$

$$S_4 = C_4 \oplus B_2 \oplus B_3 \oplus B_4 = 0 \rightarrow C_4 \oplus 0 \oplus 0 \oplus 0 = 0 \rightarrow C_4 = 0$$

$$S_8 = C_8 \oplus B_5 \oplus B_6 \oplus B_7 = 0 \rightarrow C_8 \oplus 0 \oplus 1 \oplus 1 = 0 \rightarrow C_8 = 0$$

astfel încât se transmite următoarea formație de 11 biți

11	10	9	8	7	6	5	4	3	2	1
B <sub>7</sub>	B <sub>6</sub>	B <sub>5</sub>	C <sub>8</sub>	B <sub>4</sub>	B <sub>3</sub>	B <sub>2</sub>	C <sub>4</sub>	B <sub>1</sub>	C <sub>2</sub>	C <sub>1</sub>
1	1	0	0	0	0	0	0	1	1	0

- Să se determine ce caracter a fost transmis dacă a fost recepționată următoarea formație de 11 biți **10010111001** (7 biți ai codului ASCII și 4 biți de verificare

11	10	9	8	7	6	5	4	3	2	1
B <sub>7</sub>	B <sub>6</sub>	B <sub>5</sub>	C <sub>8</sub>	B <sub>4</sub>	B <sub>3</sub>	B <sub>2</sub>	C <sub>4</sub>	B <sub>1</sub>	C <sub>2</sub>	C <sub>1</sub>
1	0	0	1	0	1	1	1	0	0	1

<sup>9</sup> Se are în vedere faptul că un bit  $n$  este verificat de către biții ale căror poziții însumate dau  $n$  (de exemplu bitul 7 este verificat de către biții din pozițiile 1, 2, 4 deoarece  $1+2+4=7$ ).

Se evaluează sumele  $S_i$

$$S_1 = C_1 \oplus B_1 \oplus B_2 \oplus B_4 \oplus B_5 \oplus B_7 = 1 \oplus 0 \oplus 1 \oplus 0 \oplus 0 \oplus 1 = 1 \rightarrow \text{impară}$$

$$S_2 = C_2 \oplus B_1 \oplus B_3 \oplus B_4 \oplus B_6 \oplus B_7 = 0 \oplus 0 \oplus 1 \oplus 0 \oplus 1 \oplus 0 = 0 \rightarrow \text{pară}$$

$$S_4 = C_4 \oplus B_2 \oplus B_3 \oplus B_4 = 1 \oplus 1 \oplus 1 \oplus 0 = 1 \rightarrow C_4 \rightarrow \text{impară}$$

$$S_8 = C_8 \oplus B_5 \oplus B_6 \oplus B_7 = 1 \oplus 0 \oplus 0 \oplus 1 = 0 \rightarrow \text{pară}$$

de unde rezultă că  $S_1$  și  $S_4$  sunt impare, un bit a fost transmis eronat a cărui poziție este  $1+4=5$  deci bitul numărul 5 trebuie corectat astfel încât formația de 11 biți devine

11	10	9	8	7	6	5	4	3	2	1
B <sub>7</sub>	B <sub>6</sub>	B <sub>5</sub>	C <sub>8</sub>	B <sub>4</sub>	B <sub>3</sub>	B <sub>2</sub>	C <sub>4</sub>	B <sub>1</sub>	C <sub>2</sub>	C <sub>1</sub>
1	0	0	1	0	1	0	1	0	0	1



Se extrag biții de control din pozițiile 1, 2, 4, 8 astfel încât rezultă

11	10	9	8	7	6	5	4	3	2	1
B <sub>7</sub>	B <sub>6</sub>	B <sub>5</sub>	C <sub>8</sub>	B <sub>4</sub>	B <sub>3</sub>	B <sub>2</sub>	C <sub>4</sub>	B <sub>1</sub>	C <sub>2</sub>	C <sub>1</sub>
1	0	0	-	0	1	0	-	0	-	-

Respectiv

7	6	5	4	3	2	1
B <sub>7</sub>	B <sub>6</sub>	B <sub>5</sub>	B <sub>4</sub>	B <sub>3</sub>	B <sub>2</sub>	B <sub>1</sub>
1	0	0	0	1	0	0

Vectorul binar este  $(1000100)_2 = (44)_{16} = (68)_{10}$  care este codul ASCII al caracterului **D**.

### Observație

În cazul apariției a două erori acestea pot fi detectate, însă numai una poate fi corectată. Pentru a corecta 2 erori distanța Hamming minimă trebuie să fie 5. În general pentru a detecta  $p$  erori distanța Hamming trebuie să fie  $p+1$ , iar pentru corectarea a  $p$  erori această distanță trebuie să fie  $2p+1$ .

## 2.4. Operații aritmetice în virgulă fixă

### 2.4.1. Adunarea și scăderea binară

Cele două operații vor fi tratate pentru reprezentarea în codul *direct*, în mod similar putând fi tratate și operațiile în codurile *invers* și *complementar*.

Cele două operații vor fi tratate unitar conform relației:

$$op\_ef = s_x \oplus s_y \oplus s_{op} \quad (2.19)$$

unde :

$op\_ef$  reprezintă operația efectivă ce se va efectua între cei doi operanzi;

$s_x, s_y$  - semnele celor doi operanzi (1 pentru -, 0 pentru +);

$s_{op}$  - operația ce se dorește a fi efectuată (1 pentru -, 0 pentru +).

În ceea ce privește operația “ $\oplus$ ” (*sau exclusiv*) după cum s-a mai arătat aceasta este definită astfel:

$$0 \oplus 0 = 0;$$

$$0 \oplus 1 = 1;$$

$$1 \oplus 0 = 1;$$

$$1 \oplus 1 = 0.$$

Pe baza celor prezentate, valoarea operatorului  $op\_ef$  se determină cu ajutorul *Tabelului 2.11*.

*Tabelul 2.11*

$x_s$	$y_s$	$S_{op}$	Op	$x_s$	$y_s$	$S_{op}$	Op
0	0	0	0	+	+	+	+
0	0	1	1	+	+	-	-
0	1	0	1	+	-	+	-
0	1	1	0	+	-	-	+
1	0	0	1	-	+	+	-
1	0	1	0	-	+	-	+
1	1	0	0	-	-	+	+
1	1	1	1	-	-	-	-

În cazul în care prin evaluarea semnelor rezultă *scădere*, scăzătorul va putea fi înlocuit prin complementul său față de 2 (C2), operația fiind

practic înlocuită cu o operație de adunare<sup>10</sup>, în *Tabelul 2.12* fiind prezentate cele 4 situații posibile.

*Tabelul 2.12*

Situații posibile	$(+A) + (+B)$	$(+A) + (-B)$	$(-A) + (+B)$	$(-A) + (-B)$
Operația de executat	$A + B$	$A + \bar{B}$	$\bar{A} + B$	$A + B$

Adunarea numerelor se execută asupra cifrelor numerelor  $A$  și  $B$  în conformitate cu regulile adunării binare. Semnul sumei  $C$  precum corectitudinea rezultatului obținut se stabilesc în funcție de absența (*Tabelul 2.13*) sau nu a (*Tabelul 2.14*) transportului de la  $CCMS$ <sup>11</sup> la bitul de semn.

*Tabelul 2.13*

Semnul rezultatului $C_s$	$(+A) + (+B)$ +(0)	$(+A) + (-B)$ -(1)	$(-A) + (+B)$ -(1)	$(-A) + (-B)$ -(1)
Semnificația sumei	Adevărata mărime $C$	Complementul $C_2$	Complementul $C_2$	Adevărata mărime $C$
Corecție	Nu (rezultat corect)	Recomplementare ( $rC_2$ <sup>12</sup> )	Recomplementare ( $rC_2$ )	Nu (rezultat corect)

*Tabelul 2.14*

Semnul rezultatului $C_s$	$(+A) + (+B)$ +(0)	$(+A) + (-B)$ +(0)	$(-A) + (+B)$ +(0)	$(-A) + (-B)$ -(1)
Semnificația sumei	Adevărata mărime $C$	Adevărata mărime $C$	Adevărata mărime $C$	Adevărata mărime $C$
Corecție	Eroare de depășire	Nu (rezultat corect)	Nu (rezultat corect)	Eroare de depășire

<sup>10</sup> Acest lucru este posibil deoarece  $A - B = A + (0 - B) = A + \bar{B}$

<sup>11</sup> *CCMS – Cifra Cea Mai Semnificativă*

<sup>12</sup>  $rC_2$  – recomplementare, operațiile se fac invers celor de la obținerea  $C_2$  (se scade 1, după care complementează).




Fig. 2.7. Schema logică a adunării în cod direct.



Algoritmul descris în *Tabelele 2.13 și 2.14* poate fi transpus în schema logică simplificată din figura 2.7.

Exemplul 2.12.

Fie  $A=(10/16)_{10}= (0.625)_{10}$  și  $B=(7/16)_{10}= (0.4375)_{10}$  reprezentate în binar pe cinci biți (patru pentru valoare, unul pentru semn) prin

$$A=(\mathbf{0}1010)_2 \text{ și } B=(\mathbf{0}0111)_2$$

Să se calculeze  $C_1=A+B$ ,  $C_2=A-B$ ,  $C_3=-A+B$ ,  $C_4=-A-B$

$$C_1^* = A + B \quad \begin{array}{r} \mathbf{0} \ 1 \ 0 \ 1 \ 0 \ + \\ \mathbf{0} \ 0 \ 1 \ 1 \ 1 \\ \hline \mathbf{0} \ 0 \ 0 \ 0 \ 1 \end{array}$$

$I \leftarrow$

S-a generat transport de la CCMS la bitul de semn – numerele A și B fiind de același semn rezultatul este **incorect** deoarece se depășește capacitatea de reprezentare pe 4 biți - într-adevăr  $(0.625)_{10} + (0.4375)_{10} = (\mathbf{1.0625})_{10}$  – obținându-se un număr supraunitar.

$$C_2^* = A - B = \begin{array}{r} \mathbf{0} \ 1 \ 0 \ 1 \ 0 \ + \\ = A + C2(B) \quad \mathbf{1} \ 1 \ 0 \ 0 \ 1 \\ \hline \quad \quad \quad 0 \ 0 \ 1 \ 1 \\ \mathbf{I} \leftarrow \end{array}$$

$$C_2 = C_2^* \quad \mathbf{0} \ 0 \ 0 \ 1 \ 1$$

S-a generat transport de la CCMS la bitul de semn – numerele A și B fiind de semne contrare rezultatul este **corect** încadrându-se în capacitatea de reprezentare pe 4 biți - într-adevăr  $(0.625)_{10} - (0.4375)_{10} = (\mathbf{0.1675})_{10}$  – obținându-se un număr subunitar respectiv  $1/8 + 1/16 = 3/16$

$$C_3^* = -A + B = \begin{array}{r} \mathbf{1} \ 0 \ 1 \ 1 \ 0 \ + \\ = C2(A) + B \quad \mathbf{0} \ 0 \ 1 \ 1 \ 1 \\ \hline \mathbf{1} \ 1 \ 1 \ 0 \ 1 \end{array}$$

$$C_3 = rC2(C_2^*) \quad \mathbf{I} \ 0 \ 0 \ 1 \ 1$$

Nu s-a generat transport de la CCMS la bitul de semn – rezultatul pe 4 biți obținându-se prin recomplementare  $-(1/8+1/16)=-3/16$ .

$$\begin{array}{r}
 C_4^* = -A - B \quad \mathbf{1} \quad \mathbf{1} \quad \mathbf{0} \quad \mathbf{1} \quad \mathbf{0} \quad + \\
 \underline{\mathbf{1} \quad \mathbf{0} \quad \mathbf{1} \quad \mathbf{1} \quad \mathbf{1}} \\
 \mathbf{0} \quad \mathbf{0} \quad \mathbf{0} \quad \mathbf{1} \\
 \mathbf{1} \leftarrow \mathbf{1}
 \end{array}$$

S-a generat transport de la CCMS la bitul de semn – numerele A și B fiind de același semn rezultatul este **incorect** deoarece se depășește capacitatea de reprezentare pe 4 biți - într-adevăr  $-(0.625)_{10} - (0.4375)_{10} = -(1.0625)_{10}$  – obținându-se un număr supraunitar în valoare absolută.

### 2.4.1. *Înmulțirea binară*

Operația de înmulțire a numerelor constă în generarea și adunarea *produselor parțiale* obținute prin înmulțirea rangului curent al înmulțitorului cu deînmulțitul.

În cazul numerelor binare produsul parțial poate fi:

- chiar deînmulțitul deplasat spre stânga conform poziției rangului împărțitorului, dacă bitul asociat acestui rang este **1**;
- **0** dacă bitul asociat rangului curent al împărțitorului este **0**.

Dacă produsul parțial este diferit de zero, acesta se va aduna la suma produselor parțiale anterioare.

În continuare vor fi tratată înmulțirea numerelor exprimate în cod direct, înmulțirea cu puteri ale lui **2** și înmulțirea cu mai multe cifre..

#### 2.4.1.1. *Înmulțirea în cod direct*

Fie operandii exprimați în cod direct:

$$X = x_{n-1} x_{n-2} \dots x_2 x_1 x_0$$

$$Y = y_{n-1} y_{n-2} \dots y_2 y_1 y_0$$

prin căror înmulțire se va obține produsul

$$Z = z_{2n-2} z_{2n-3} \dots z_2 z_1 z_0$$

Semnul produsului se determină ca sumă modulo 2 a reprezentărilor pentru semnele operandilor

$$z_{2n-2} = x_{n-1} \oplus y_{n-1} \tag{2.20}$$

unde  $z_{2n-2}$ ,  $x_{n-1}$  și  $y_{n-1}$ , sunt semnele produsului și ale celor doi factori. Prin aplicarea relației (2.20) se obțin cazurile particulare evidențiate mai jos.

$$\begin{aligned} 0 \oplus 0 &= 0 & ; & (+) \cdot (+) = + \\ 0 \oplus 1 &= 1 & ; & (+) \cdot (-) = - \\ 1 \oplus 0 &= 1 & ; & (-) \cdot (+) = - \\ 1 \oplus 1 &= 0 & ; & (-) \cdot (-) = + \end{aligned} \tag{2.21}$$

Produsele parțiale  $P_0, P_1, \dots, P_{n-3}, P_{n-2}$  se determină după cum urmează:

$$\begin{aligned} P_0 &= |x| \cdot y_0 \cdot 2^0 \\ P_1 &= |x| \cdot y_1 \cdot 2^1 \\ &\dots\dots\dots \\ P_{n-2} &= |x| \cdot y_{n-2} \cdot 2^{n-2} \end{aligned} \tag{2.22}$$

iar suma lor va conduce la produsul modulelor respectiv

$$|Z| = z_{2n-3} \dots\dots\dots z_2 z_1 z_0$$

Dacă este necesară aducerea numărului la lungime simplă, aceasta se poate realiza prin *trunchiere și rotunjire*.

Exemplul 2.13.

1. Se dau numerele  $X = -27, Y = 23$  și se cere să se reprezinte în codul *semn-mărime*, iar apoi să se efectueze produsul  $Z = X \cdot Y$ , utilizând metoda adunărilor repetate.

$$(X)_2 = 1\ 11011$$

$$(Y)_2 = 0\ 10111$$

Semnele celor două numere sunt  $x_5 = 1, y_5 = 0$  de unde rezultă

$$z_{10} = x_5 \oplus y_5 = 1 \oplus 0 = 1 \text{ (negativ)}$$

Având în vedere că  $n = 6$  poziții binare, inclusiv bitul de semn rezultă că modulul va avea 10 poziții)

Se înmulțesc cele două module:

11011 x 10111	deînmulțit înmulțitor
00000 <b>11011</b>	$ x  \cdot 2^0$ (x→stânga 0 poziții)
0000 <b>110110</b>	$ x  \cdot 2^1$ (x→stânga 1 poziție)
000 <b>1101100</b>	$ x  \cdot 2^2$ (x→ stânga 2 poziții)
000000000	0 pentru că $y_3 = 0$
0 <b>110110000</b>	$ x  \cdot 2^4$ (x→stânga 4 poziții)
<b>1001101101</b>	produs

Produsul reprezintă suma calculată simultan pentru toate cele cinci produse parțiale. Având în vedere că în calculator se execută la un moment dat numai suma a două numere, înmulțirea se poate efectua conform etapizării prezentate mai jos.

11011x 10111	deînmulțit înmulțitor
<i>0000000000</i>	suma inițială
<b>11011</b>	primul produs parțial
<i>0000011011</i>	prima sumă
<b>11011</b>	al doilea produs parțial
<i>0001010001</i>	a doua sumă
<b>11011</b>	al treilea produs parțial
<i>0010111101</i>	a treia sumă
<b>00000</b>	al patrulea produs parțial
0010111101	a patra sumă
<b>11011</b>	al cincilea produs parțial
<b>1001101101</b>	produs

Prin ambele metode rezultă  $|Z| = \mathbf{1001101101}$  respectiv

$$Z = I \mathbf{1001101101}.$$

Verificare:  $x \cdot y = -621.$

$$\begin{aligned} p &= -(1 \cdot 2^9 + 1 \cdot 2^6 + 1 \cdot 2^5 + 1 \cdot 2^3 + 1 \cdot 2^2 + 1) = \\ &= -(512 + 64 + 32 + 8 + 4 + 1) = -621. \end{aligned}$$

2. Se dau numerele  $X = 0.8125$ ,  $Y = -0.6875$  și se cere să se reprezinte în *semn-mărime*, iar apoi să se efectueze produsul  $Z = X \cdot Y$ , utilizând metoda adunărilor repetate.

$$(X)_2 = 0 \quad \mathbf{0.1101}$$

$$(Y)_2 = 1 \quad \mathbf{0.1011}$$

Semnele celor două numere sunt  $x_4 = 0$ ,  $y_4 = 1$  de unde rezultă

$$z_8 = x_4 \oplus y_4 = 0 \oplus 1 = 1 \quad (\text{negativ})$$

Se înmulțesc apoi cele două module.

.1101 x .1011	deînmulțit înmulțitor	
0000 <b>1101</b>	$ x  \cdot 2^0$	$(x \rightarrow \text{stânga } 0 \text{ poziții})$
000 <b>11010</b>	$ x  \cdot 2^1$	$(x \rightarrow \text{stânga } 1 \text{ poziție})$
00000000	0 pentru că $y_2 = 0$	
<b>01101000</b>	$ x  \cdot 2^3$	$(x \rightarrow \text{stânga } 3 \text{ poziții})$
<b>0.10001111</b>		produs

Alt mod (clasic)

$$\begin{array}{r}
 1101 \text{ x} \\
 \underline{1011} \\
 1101 \\
 1101 \\
 \underline{1101} \\
 \mathbf{0.10001111}
 \end{array}$$

Verificare:  $0.8125 \cdot (-0.6875) = -0.5585937$

$$\begin{aligned}
 & 1 \mathbf{0.10001111} = -(1 \cdot 2^{-1} + 1 \cdot 2^{-5} + 1 \cdot 2^{-6} + 1 \cdot 2^{-7} + 1 \cdot 2^{-8}) = \\
 & = - (0.5 + 0.03125 + 0.015625 + 7.8125 \cdot 10^{-3} + 3.90625 \cdot 10^{-3}) = - 0.5585937
 \end{aligned}$$

În acest caz se poate face trunchiere și rotunjire. Pentru exprimarea pe 5 biți (din care unul pentru semn) se îndepărtează ultimii 4 biți. Dacă cel mai semnificativ bit îndepărtat este 1 rezultatul se rotunjește (se adaugă 1).

$$p = 1.1000 \overbrace{\left| \begin{array}{c} \leftarrow 1111 \\ \rightarrow \end{array} \right.}^{\text{MSb}} \quad p \cong 1.1000 + \frac{1}{1.1001}$$

Verificare  $Z = - (1 \cdot 2^{-1} + 1 \cdot 2^{-4}) = - (0.5 + 0.0625) = - 0.5625$ .

Eroarea relativă de rotunjire va fi

$$e_r = \frac{|0.5585937 - 0.5625|}{0.5585937} \cdot 100 = 0.7\%$$

### 2.4.2.2. Înmulțirea cu puteri ale lui 2


O categorie specială de înmulțire o reprezintă înmulțirea cu puteri ale bazei 2 respectiv cu  $2^k$ , care presupune deplasări după cum urmează:

$k > 0$  → deplasare *stânga* cu  $k$  poziții (se adaugă zerouri în pozițiile ne semnificative din dreapta rămase libere);

$k < 0$  → deplasare *dreapta* cu  $k$  poziții (se adaugă zerouri în pozițiile semnificative rămase libere).


#### Exemplul 2.14

1.  $28 \cdot 2^2 = 112$



Verificare  $1 \cdot 2^6 + 1 \cdot 2^5 + 1 \cdot 2^4 = 64 + 32 + 16 = 112$

2.  $28 / 2^2 = 28 \cdot 2^{-2} = 7$



Verificare  $1 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = 4 + 2 + 1 = 7$

### 2.4.2.3. Înmulțirea cu mai multe cifre

Timpul afectat realizării unei operații de înmulțire poate fi redus prin micșorarea numărului de pași. Una din metodele utilizate în acest sens este efectuarea înmulțirii cu mai multe cifre simultan.

Presupunem că avem de efectuat produsul  $P = A \cdot B$  și considerăm grupe de câte  $k$  cifre binare consecutive ale înmulțitorului  $B$ . Aceste cifre se pot găsi în  $2^k$  combinații evidențiate în Tabelul 2.15. Funcție de valorile combinațiilor și de poziția grupei, înmulțirea cu  $k$  cifre presupune adunarea

de înmulțitului  $A$  sau a unui multiplu al său așa cum rezultă din *Tabelul 2.15*.

*Tabelul 2.15*

Nr. comb.	Combin ație	Operație executată
1	00...000	-
2	00...001	Se adună $A$
3	00...010	Se adună $2A$
⋮	⋮	⋮
$2^k$	11...111	Se adună $(2^k - 1)A$

Valorile  $A$ ,  $2A$ ,  $(2^k - 1)A$  se adună deplasate spre stânga începând cu CCMP<sup>13</sup> a grupei. Este evident că prin această procedură numărul de pași în care se efectuează înmulțirea se reduce de  $k$  ori, timpul reducându-se corespunzător.

Exemplul 2.15

Fie numerele  $A=00001011$  și  $B=00001101$ . Să se efectueze produsul  $P = A \cdot B$  aplicând înmulțirea cu două cifre simultan.

Pentru două cifre *Tabelul 2.15* devine.

*Tabelul 2.16*

Nr.	Comb.	Operație executată
1	00	-
2	01	Se adună $A$
3	10	Se adună $2A$
4	11	Se adună $3A$

$A = 00001011$        $2A = 00010110$        $3A = 00100001$

A	1	0	1	1	x	
B	1	1	0	1		
		1	0	1	1	Prima grupă 01
	1	0	0	0	0	A doua grupă 11
P	1	0	0	0	1	1
	1	0	0	0	1	1

<sup>13</sup> CCMP<sup>S</sup> – Cifra Cea Mai Puțin Semnificativă  
30.08.2012

$$\begin{aligned}
 \text{Verificare} \quad A &= 1 \cdot 2^3 + 1 \cdot 2^1 + 1 \cdot 2^0 = 8 + 2 + 1 = 11 \\
 B &= 1 \cdot 2^3 + 1 \cdot 2^2 + 1 \cdot 2^0 = 8 + 4 + 1 = 13 \\
 P &= 1 \cdot 2^7 + 1 \cdot 2^3 + 1 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = \\
 &= 128 + 8 + 4 + 2 + 1 = 143 = 11 \cdot 13
 \end{aligned}$$

### 2.4.3 Împărțirea binară

Dacă operația de înmulțire consta practic într-o adunare repetată, cea de împărțire se poate realiza prin scăderea repetată a împărțitorului. Sunt însă și metode speciale din care în continuare va fi prezentat cea *cu comparare*, alte metode importante fiind cele *cu restaurare și fără restaurare*.

**Împărțirea binară prin metoda comparării.** Dacă se consideră două numere  $A$  (*deîmpărțit*) și  $B$  (*împărțitor*), pentru ca împărțirea să se poată efectua trebuie respectate următoarele două condiții:

- a- *împărțitorul*  $B$  să fie diferit de  $0$  (*zero*);
- b-  $B > A$  (câtul va rezulta în acest fel subunitar)<sup>14</sup>.

Efectuarea împărțirii  $A:B$  presupune determinarea a două numere  $Q$  (*câtul*) și  $R_n$  (*al n-lea rest*) astfel încât să fie satisfăcută relația

$$A = B \cdot Q + R_n \quad (2.23)$$

Conform acestei metode cifrele câtului se determină prin *comparări* succesive ale împărțitorului  $B$  cu resturile parțiale  $R_i$ , în urma comparării putând apărea următoarele situații:

- a-  $B < R_i \rightarrow$  cifra corespunzătoare a câtului este  $1$  și se execută o *scădere a împărțitorului din restul parțial* ( $R_i - B$ );
- b-  $B > R_i \rightarrow$  cifra corespunzătoare a câtului este  $0$  și nu se execută *scăderea împărțitorului din restul parțial*;

Considerând lungimile deîmpărțitului  $A$  și împărțitorului  $B$  ca fiind de  $2n$  respectiv  $n$  biți, câtul  $Q$  va rezulta cu lungimea de  $n$  biți care

<sup>14</sup> Dacă aceasta condiție nu este îndeplinită se va transforma împărțitorul, iar după efectuarea împărțirii se va ajusta corespunzător câtul.



se vor determina în  $n$  pași conform procedurii prezentate în cele ce urmează.

Cifra de rang  $i$  se va calcula cu relația de recurență de mai jos, care se va aplica de  $n$  ori, conform schemei logice din figura 2.9.

$$R_i = 2 \cdot R_{i-1} - q_i \cdot B \quad (2.24)$$




Fig. 2.8. Algoritmul de împărțire prin comparare.

Procesul iterativ se oprește atunci când o nouă deplasare spre stânga a restului ar determina valoarea zero, sau după un număr fixat de pași

<sup>15</sup> Primul rest parțial  $R_0 = A$  se compară cu  $B$ . Dacă  $B < R_0$  se scade  $B$  din  $R_0$  iar cifra câtului este  $1$ ; în caz contrar scăderea nu se execută iar cifra câtului este  $0$ . În ambele situații rezultatul obținut se deplasează cu o poziție la stânga devenind restul parțial  $R_1$ .

Exemplul 2.16

Să se efectueze împărțirea  $A:B$  unde  $A = 0.01100010$  și  $B = 0.1001$ .

	0 . 0 1 1 0 0 0 1 0 : 0 . 1 0 0 1 = 0 . 1 0 1 0	
$R_0$	0 1 1 0 0 0 1 0	
$R_0 \cdot 2$	1 1 0 0 0 1 0 -	
<b>B</b>	1 0 0 1	
$R_1 = R_0 \cdot 2 - B$	0 0 1 1 0 1 0	
$R_2 = R_1 \cdot 2$	0 1 1 0 1 0	
$R_2 \cdot 2$	1 1 0 1 0 -	
<b>B</b>	1 0 0 1	
$R_3 = R_2 \cdot 2 - B$	0 1 0 0 0	
$R_4 = R_3 \cdot 2$	1 0 0 0	
<b>Q = 0 . 1 0 1 0</b>	<b>R<sub>4</sub> = 0 . 0 0 0 0 1 0 0 0</b>	

Verificare	0 . 1 0 1 0 x	<b>Q</b>
	0 . 1 0 0 1	<b>B</b>
	1 0 1 0	
	1 0 0 1	
	0 . 0 1 0 1 0 0 1 0 +	
	0 . 0 0 0 0 1 0 0 0	<b>R<sub>4</sub></b>
	0 . 0 1 0 1 1 0 1 0	<b>A</b>

$A = B \cdot Q + R_4$

Împărțirea s-a oprit după 5 pași deoarece prin deplasarea lui  $R_4$  la stânga s-ar obține 0000B.

**2.5. Operații aritmetice în virgulă mobilă**

**2.5.1. Adunarea și scăderea numerelor reprezentate în virgulă mobilă**

Aceste operații se execută în mai multe etape și anume:

- a) se compară caracteristicile celor două numere și la necoincidență se aduc numerele la aceeași caracteristică - cea mai mare (în acest scop numărul cu caracteristica mai mică va fi deplasat cu  $D = C_{max} - C_{min}$  poziții la dreapta);
- b) se adună (scad) mantisele în codul în care sunt reprezentate;
- c) se normalizează mantisa obținută în urma adunării.

Fie două numere  $A$  și  $B$  reprezentate în VM (baza  $b$ )

$$A = (\pm M_1)_b \cdot b^{C_1}, B = (\pm M_2)_b \cdot b^{C_2}$$

unde  $M_1$  și  $M_2$  sunt mantisele iar  $C_1$  și  $C_2$  (unde  $C_1 > C_2$ ) sunt caracteristicile celor două numere.

Suma, respectiv diferența celor două numere se calculează astfel:

$$A \pm B = ((\pm M_1)_b \pm (\pm M_2)_b \cdot b^{-D}) \cdot b^{C_1} \tag{2.25}$$

potrivit schemei logice din figura 2.12.




Fig. 2.12. Algoritmul de adunare/scădere a numerelor reprezentate în virgulă mobilă.

Se observă că dacă  $M > 1$  sau  $M < 0.1$  se impune normalizarea mantisei.

Exemplul 2.17.

Fie  $A = 0.1F7 \cdot 16^3$  și  $B = 0.B54 \cdot 16^{-1}$  (baza  $b=16$ ). Să se calculeze  $F_1=A+B$  și  $F_2=A-B$ .

Pentru datele din exemplu  $C_1 = 3$ ,  $C_2 = -1$  și  $D = C_1 - C_2 = 4$  și  
 $A = 0.1F8 \cdot 16^3$  și  $B = 0.0000B54 \cdot 16^3$

Rezultă:

$$F_1 = A + B = (0.1F7 + 0.B54 \cdot 16^{-4}) \cdot 16^3 = \\ = (0.1F7 + 0.0000B54) \cdot 16^3 = 0.1F70B54 \cdot 16^3$$

și

$$F_2 = A - B = (0.1F7 - 0.0000B52) \cdot 16^3 = \\ = (0.1F7 + 0.0000B54) \cdot 16^3 = 0.1F6F4AC \cdot 16^3$$

**2.5.2. Înmulțirea numerelor reprezentate în virgulă mobilă**

Înmulțirea a două numere reprezentate în virgulă mobilă, presupune *adunarea* caracteristicilor și *înmulțirea* mantiselor.

Pentru două numere  $A$  și  $B$  reprezentate în VM (baza  $b$ )

$$A = (\pm M_1)_b \cdot b^{C_1}, \quad B = (\pm M_2)_b \cdot b^{C_2}$$

unde  $M_1$  și  $M_2$  sunt mantisele iar  $C_1$  și  $C_2$  sunt caracteristicile celor două numere, produsul celor două numere se calculează astfel:

$$P = A \cdot B = ((\pm M_1)_b \cdot (\pm M_2)_b) \cdot b^{C_1+C_2} \tag{2.26}$$

Înmulțirea mantiselor și adunarea caracteristicilor se poate realiza potrivit procedurilor prezentate anterior. În ceea ce privește normalizarea rezultatului, aceasta se realizează în același mod cu normalizarea rezultatului adunării/scăderii numerelor reprezentate în virgulă mobilă. Mantisa rezultată va avea un număr dublu de cifre, din care se vor reține numai jumătate dacă se dorește respectarea formatului.

Observație. Din suma caracteristicilor trebuie scăzut excesul, altfel rezultatul este viciat. Regula numai cu adunarea caracteristicilor este valabilă numai pentru exponenți (exces =0).

Exemplu

Fie  $A = 0.1F7 \cdot 16^3$  și  $B = 0.B54 \cdot 16^{-1}$  (baza  $b=16$ ). Să se calculeze  $P=A \cdot B$ .

$$M = 0.1F7 \cdot 0.B54 = 0.16420C$$

$$C = C1 + C2 = 3 - 1 = 2$$

$$\begin{array}{r}
 M1 \quad 0 . 1 F 7 \ x \\
 M2 \quad 0 . B 5 4 \\
 \hline
 \quad \quad 7 D C \\
 \quad \quad 9 D 3 \\
 \quad \quad 1 5 9 D \\
 \hline
 0 . 1 6 4 2 0 C
 \end{array}$$

$$P = 0.16420C \cdot 16^2$$

**2.5.3. Împărțirea numerelor reprezentate în virgulă mobilă**

Împărțirea a două numere reprezentate în virgulă mobilă, presupune scăderea caracteristicilor și împărțirea mantiselor.

Pentru două numere  $A$  și  $B$  reprezentate în VM (baza  $b$ )

$$A = (\pm M_1)_b \cdot b^{C_1}, \quad B = (\pm M_2)_b \cdot b^{C_2}$$

unde  $M_1$  și  $M_2$  sunt mantisele iar  $C_1$  și  $C_2$  sunt caracteristicile celor două numere, produsul celor două numere se calculează astfel:

$$Q = A : B = ((\pm M_1)_b : (\pm M_2)_b) \cdot b^{C_1 - C_2} \tag{2.27}$$

Împărțirea mantiselor și scăderea caracteristicilor se poate realiza potrivit procedurilor prezentate anterior. În ceea ce privește normalizarea rezultatului, aceasta se realizează în același mod cu normalizarea rezultatului adunării/scăderii numerelor reprezentate în virgulă mobilă.

Observație. La diferența caracteristicilor trebuie adunat excesul, altfel rezultatul este viciat. Regula numai cu scăderea caracteristicilor este valabilă numai pentru exponenți (exces = 0).

Exemplul 2.18.

Fie  $A = 0.1F7 \cdot 16^3$  și  $B = 0.B54 \cdot 16^{-1}$  (baza  $b=16$ ). Să se calculeze  $Q = A:B = .$

$$M=0.1F7:0.B54=0.2C67 \text{ rest } 0.000D4$$

$$C = C1-C2 = 3 + 1 = 4$$

$$\begin{array}{r}
 1\ F\ 7\ 0\ | \ B\ 5\ 4 \\
 \hline
 1\ 6\ A\ 8\ | \ 0.\ 2\ C\ 6\ 7 \\
 =\ 8\ C\ 8\ 0 \\
 \hline
 8\ 7\ F\ 0 \\
 \hline
 =\ 4\ 9\ 0\ 0 \\
 \hline
 4\ 3\ F\ 8 \\
 \hline
 =\ 5\ 0\ 8\ 0 \\
 \hline
 4\ F\ A\ C \\
 \hline
 =\ =\ D\ 4
 \end{array}$$

$$Q=0.2\ C\ 6\ 7 \cdot 16^4$$

## 2.6. Operații aritmetice cu numere zecimale codificate binar

Procesarea numerelor zecimale la nivelul calculatoarelor numerice se realizează uzual utilizând codificarea binară a acestora utilizând coduri ponderate sau neponderate.

### 2.6.1. Codificarea binară a numerelor zecimale

Reprezentarea cu semn presupune plasarea bitului corespunzător în poziția cea mai semnificativă<sup>16</sup>. După bitul de semn se consideră punctul zecimal, astfel că se vor considera reprezentate numai *numere subunitare*.

Se utilizează trei moduri de reprezentare și anume:

- mărime și semn;
- complement față de 9;
- complement față de 10.

Ca și în cazul aritmeticii binare pentru numerele pozitive cele trei reprezentări coincid. Pentru numerele negative, se determină

---

<sup>16</sup> Este valabilă convenția *1* pentru numere negative, *0* pentru numere pozitive.

complementele față de **9** respectiv față de **10**, în cazul reprezentărilor în cod complementar.

### 2.6.2. Adunarea și scăderea în cod binar-zecimal

Algoritmii prezentați la adunarea numerelor binare prezentați anterior rămân valabili și pentru numerele zecimale și se aplică anumite corecții.

Necesitatea corecțiilor rezultă din faptul că din cele 16 combinații posibile ale codului cu patru biți codul BCD nu utilizează decât 10 și că în urma adunării sau scăderii se pot genera combinații invalide care trebuie eliminate.

În cazul codului **8421** toate combinațiile cuprinse între **1010** și **1111** sunt invalide și pot fi eliminate dacă oricărei tetrade mai mare decât **1001** (cifra 9) i se adaugă tetrada **0110** (cifra 6). Aceiași tetradă se adaugă și dacă în urma adunării rezultă tetradele **0000**, **0001**, **0010** și transport la rangul superioare. Necesitatea acestor corecții rezultă din tabla adunării BCD prezentată mai jos.

+	0	1	2	3	4	5	6	7	8	9
0	0	1	2	3	4	5	6	7	8	9
1	1	2	3	4	5	6	7	8	9	A
2	2	3	4	5	6	7	8	9	A	B
3	3	4	5	6	7	8	9	A	B	C
4	4	5	6	7	8	9	A	B	C	D
5	5	6	7	8	9	A	B	C	D	E
6	6	7	8	9	A	B	C	D	E	F
7	7	8	9	A	B	C	D	E	F	10
8	8	9	A	B	C	D	E	F	10	11
9	9	A	B	C	D	E	F	10	11	12

Această corecție face ca operația de adunare să se efectueze în baza 10 și nu 16.

În cazul scăderii se parcurge următoarea secvență:

- 1 – fiecare cifră zecimală se exprimă printr-o tetradă binară în cod 8421;
- 2 – se efectuează scăderea poziție cu poziție; dacă pentru o poziție nu este necesar împrumut de la tetrada următoare, atunci rezultatul este corect;
- 3 – dacă se impune un împrumut se execută următoarea secvență:

- 3.1 – se scade 1 de la poziția următoare;
- 3.2 – se adună  $16_{10}=10000_2$  la descăzutul scăderii curente;
- 3.3 – se scade  $6_{10}=0110_2$  din rezultat pentru a se efectua corecția întrucât împrumutul a fost  $16_{10}$  și nu  $10_{10}$ .

**Exemplul 2.19**

1. Fie  $A_{10} = 789$  și  $B_{10} = 165$ .

Să se determine utilizând reprezentarea semn mărime a codului BCD operația  $C_{BCD}=A_{BCD} + B_{BCD}$ .

$$C_{10} = A_{10} + B_{10} = 789 + 165 = 954$$

$A_{BCD-MS} = 0111\ 1000\ 1001 +$	
$B_{BCD-MS} = 0001\ 0110\ 0101$	
$1000\ \mathbf{1110} + \mathbf{1110} +$	← Corecții necesare, deoarece tetradelor
$\mathbf{0110}\ \mathbf{0110}$	corespunzătoare rangurilor $10^{-2}$ și $10^{-3}$
$0100\ 0100$	sunt mai mari decât 1001
$\mathbf{1} \leftarrow \mathbf{1} \leftarrow$	
$C_{BCD-MS} = 01001\ 0101\ 0100$	← Se adună transportul generat
$C_{10} = \mathbf{954}$	

2. Fie  $X_{10} = 532$  și  $Y_{10} = 178$ .

Să se determine utilizând reprezentarea semn mărime a codului BCD operația  $Z_{BCD}=X_{BCD} - Y_{BCD}$ .

$$Z_{10} = X_{10} - Y_{10} = 532 - 178 = 354$$

$X_{BCD-MS} = 0101\ 0011\ 0010 -$	
$Y_{BCD-MS} = 0001\ 0111\ 1000$	
$0100 \rightarrow \mathbf{10010} \rightarrow \mathbf{10010} -$	← Scădere $0011 - 0001 = 0010$ Corecții
$\mathbf{0111}\ \mathbf{1000}$	Împrumut $10000 + 0010 = 10010$
$0100 - 1011 - 1010 -$	Se efectuează scăderile 1
$0001\ \mathbf{0110}\ \mathbf{0110}$	Se efectuează corecțiile
$C_{BCD-MS} = 0011\ 0101\ 0100$	
$Z_{10} = \mathbf{354}$	



### 2.6.3. Înmulțirea în cod binar-zecimal

În toate cazurile semnul produsului se stabilește ca sumă modulo 2 a celor doi biți de semn ai factorilor.

În continuare va fi prezentată o metodă de înmulțire a numerelor reprezentate în mărime-semn precum și înmulțirea cu puteri întregi ale bazei 10.

#### 2.6.3.1. Înmulțirea cu $10^k$

O categorie specială de înmulțire a numerelor zecimale codificate binar o reprezintă înmulțirea cu puteri ale bazei 10 respectiv cu  $10^k$ , care presupune deplasări după cum urmează:

$k > 0$  → deplasare *stânga* cu  $k$  tetrade; (se adaugă zerouri în tetradele nesemnificative din dreapta rămase libere);

$k < 0$  → deplasare *dreapta* cu  $k$  poziții. (se adaugă zerouri în tetradele semnificative rămase libere).

În urma deplasărilor valoarea bitului de semn rămâne neschimbată și lungimea numărului constant. În aceste condiții unele tetrade se pierd iar altele se completează cu zero.

#### Exemplul 2.20.

Să se convertească în BCD mărime-semn numărul  $A_{10} = 0.385$  și să se determine  $C1 = A \cdot 10^2$  și  $C2 = A \cdot 10^{-2}$

$A_{BCD-MS} = 0\ 0011\ 1\ 000\ 0\ 101$	
$C1_{BCD-MS} = 0\ 0101\ 0\ 000\ 0\ 000$	$C1 = A \cdot 100$
$C1_{10} = \mathbf{0.500}$	Rezultatul real $C1=38.5$
	Se pierd tetradele 1 și 2 iar tetradele 2 și 3 se completează cu zero
$C2_{BCD-MS} = 0\ 0000\ 0\ 000\ 0\ 011$	
$C2_{10} = \mathbf{0.003}$	$C2 = A \cdot 0.01$
	Rezultatul real $C2=0.00385$
	Se pierd tetradele 2 și 3 iar tetradele 1 și 2 se completează cu zero

Din exemplul de mai sus se observă că apar trunchieri, iar pentru ca rezultatul final să nu fie afectat se impune salvarea tetradelor care sunt eliminate.

**2.6.3.2. Metoda adunării repetate**

Această metodă este asemănătoare cu cea utilizată la înmulțirea binară. Deînmulțitul va fi adunat cu el însuși de un număr de ori egal cu cifra corespunzătoare a înmulțitorului (0...9) pentru a forma produsul parțial. Acesta se deplasează cu o poziție (tetradă) spre stânga și începe ciclul de adunări corespunzător următoarei cifre a înmulțitorului. Procesul se încheie cu ciclul de adunări corespunzătoare celei mai semnificative cifre a înmulțitorului.

Exemplul 2.21.

Fie  $A_{10} = 0.431$  (deînmulțit), și  $B_{10} = 0.232$  (înmulțitor).

Să se determine  $P=A \cdot B$  folosind metoda adunării repetate în cadrul reprezentării BCD.

$$P=0.431 \cdot 0232=0.099992$$

<b>A</b>	0 1 0 0	0 0 1 1	0 0 0 1	x	
<b>B</b>	0 0 1 0	0 0 1 1	0 0 1 0		
	0 0 0 0	0 0 0 0	0 0 0 0	0 0 0 0	= prod. partial initial
				0 1 0 0	= A
				0 1 0 0	= A
	0 0 0 0	0 0 0 0	0 0 0 0	1 0 0 0	=P1-primul prod. part.
				0 1 0 0	= A
	0 0 0 0	0 0 0 0	0 1 0 0	1 0 1 1	0 1 1 1
				0 1 1 0	corectie
	0 0 0 0	0 0 0 0	0 1 0 1	0 0 0 1	0 1 1 1
				0 1 0 0	= A
				1 0 0 1	0 1 0 0
				0 1 0 0	= A
	0 0 0 0	0 0 0 0	1 1 0 1	0 1 1 1	1 0 0 1
				0 1 1 0	=P2-al doilea prod. part.
					corectie
	0 0 0 1	0 0 1 1	0 1 1 1	1 0 0 1	0 0 1 0
				0 1 0 0	= A
	0 1 0 1	0 1 1 0	1 0 0 0	1 0 0 1	0 0 1 0
				0 1 0 0	= A
	0 0 0 0	1 0 0 1	1 0 0 1	1 0 0 1	1 0 0 1
				0 0 1 0	Rezultat final

**P=0 . 099992**

### 2.6.4. Împărțirea în cod binar-zecimal

Metodele sunt similare cu cele utilizate la împărțirea binară cu toate că împărțirea zecimală este mai complicată decât cea binară. Această complexitate este dictată în primul rând de faptul că pentru cifrele cântului există zece posibilități (tetrade) în timp ce în cazul binar sunt numai două asemenea posibilități (cifrele binare 0 și 1).

În continuare se prezintă ideile care stau la baza metodei comparării, care presupune comparații succesive cu multipli ai împărțitorului. Procesul de comparație se oprește la cel mai mare multiplu care este mai mic decât deîmpărțitul. Acesta se scade din deîmpărțit, iar ordinul multiplului devine cifră a cântului. O variantă a acestei metode, exemplificată mai jos, presupune scăderea repetată a împărțitorului din deîmpărțit, procesul oprindu-se atunci când împărțitorul a devenit mai mare decât restul parțial. În aceste condiții numărul de scăderi devine cifră a cântului.

#### Exemplul 2.22.

$$\begin{array}{l} \mathbf{D e \ i \ m \ p \ a \ r \ t \ i \ t} \\ \mathbf{\ i \ m \ p \ a \ r \ t \ i \ t \ o \ r} \end{array} \quad \begin{array}{l} \mathbf{A = 0 . 1 7 6} \\ \mathbf{B = 0 . 7 3 1} \end{array}$$

$$0 . 1 7 6 : 0 . 7 3 1 = 1 7 6 : 7 3 1$$

$$\begin{array}{r} 1 7 6 - \text{Prima scădere } - 555 < 731 \quad q_0=0 \\ \hline 7 3 1 \\ - 5 5 5 \end{array}$$

$$\begin{array}{r} 1 7 6 0 - \text{Prima scădere } 1029 > 731 \\ \hline 7 3 1 \end{array}$$

$$\begin{array}{r} 1 0 2 9 - \text{A doua scădere } 298 < 731 \quad q_1=2 \\ \hline 7 3 1 \end{array}$$

$$\begin{array}{r} 2 9 8 0 - \text{Prima scădere } 2249 > 731 \\ \hline 7 3 1 \end{array}$$

$$\begin{array}{r} 2 2 4 9 - \text{A doua scădere } 1518 > 731 \\ \hline 7 3 1 \end{array}$$

$$\begin{array}{r} 1 5 1 8 - \text{A treia scădere } 1518 > 731 \\ \hline 7 3 1 \end{array}$$

$$\begin{array}{r} 7 8 7 - \text{A patra scădere } 298 < 731 \quad q_1=4 \\ \hline 7 3 1 \end{array}$$

$$\begin{array}{r} = 5 6 0 - \text{Prima scădere } 560 < 731 \quad q_1=0 \end{array}$$

$$0 . 1 7 6 = 0.73 1 \times 0.24 + 0 . 0 0 0 5 6$$

$$\mathbf{Q = 0 . 2 4} \quad \mathbf{R = 0 . 0 0 0 5 6}$$

### **3. BAZELE LOGICE ALE CALCULATOARELOR NUMERICE**

#### **3.1. Funcții și operații logice**

- 3.1.1. Algebra booleană*
- 3.1.2. Funcții și variabile logice*
- 3.1.3. Minimizarea funcțiilor logice*

#### **3.2. Proiectarea structurilor combinaționale**

- 3.2.1. Converteoare de cod*
- 3.2.2. Codificatoare și decodificatoare*
- 3.2.3. Multiplexoare și demultiplexoare*
- 3.2.4. Circuite de complementare*
- 3.2.5. Comparatoare numerice*
- 3.2.6. Detectoare de paritate*
- 3.2.7. Sumatoare*

#### **3.3. Proiectarea structurilor secvențiale**

- 3.3.1. Circuite basculante bistabile*
- 3.3.2. Registre*
- 3.3.3. Numărătoare*
- 3.3.4. Mașini cu algoritm de stare*

### 3. BAZELE LOGICE ALE CALCULATOARELOR NUMERICE

#### 3.1. Funcții și operații logice

Caracteristica esențială a tuturor generațiilor de calculatoare numerice realizate până în prezent o constituie natura discretă a operațiilor pe care acestea le efectuează.

Considerente de ordin tehnologic impun utilizarea în construcția calculatorului a dispozitivelor cu două stări care condiționează codificarea informației și efectuarea calculelor în sistem binar.

Analiza și sinteza circuitelor de comutație aferente calculatoarelor numerice utilizează ca principal instrument matematic algebra logică (booleană).

În continuare se prezintă unele elemente atât ale algebrei logice cât și ale unor circuite logice fundamentale.

##### 3.1.1. Algebra booleană

Ca *structură* algebra booleană se definește prin următoarele entități:

- o mulțime suport;
- o mulțime de operatori;
- un grup de axiome.

*Mulțimea suport* este mulțimea binară, respectiv  $M_2 = \{0,1\}$  ;

*Mulțimea de operatori*  $O$  conține doi operatori *binari* și unul *unar*. Operatorii binari sunt  $+$  și  $\bullet$  care se mai numesc operatori de *disjuncție* (*sau*) respectiv de *conjuncție* (*și*). În ceea ce privește operatorul unar acesta este operatorul de negație  $\bar{\phantom{x}}$  (*nu*).

*Grupul de axiome* include pentru  $M_2 = \{0,1\}$  un grup de șapte axiome care vor fi detaliate în continuare.

1. *Axioma de închidere*, conform căreia mulțimea  $M_2$  este parte stabilă, în raport cu cele două operații respectiv

$$x + y \in M_2 \text{ si } x \cdot y \in M_2 \quad (\forall)x, y \in M_2.$$

2. *Axioma de asociativitate*

$$x + (y + z) = (x + y) + z \quad (\forall)x, y, z \in M_2$$

$$x \cdot (y \cdot z) = (x \cdot y) \cdot z \quad (\forall)x, y, z \in M_2.$$

3. *Axioma de comutativitate*

$$x + y = y + x \quad (\forall)x, y \in M_2$$

$$x \cdot y = y \cdot x \quad (\forall)x, y \in M_2.$$

4. *Axioma de absorbție*

$$x + x \cdot y = x \quad (\forall)x, y \in M_2$$

$$x \cdot (x + y) = x \quad (\forall)x, y \in M_2.$$

5. *Axioma de distributivitate*

$$x + (y \cdot z) = (x + y) \cdot (x + z) \quad (\forall)x, y, z \in M_2$$

$$x \cdot (y + z) = x \cdot y + x \cdot z \quad (\forall)x, y, z \in M_2.$$

6. *Axioma elementelor neutre*

$$x + 0 = 0 + x = x \quad (\forall)x \in M_2 \quad 0 \text{ element neutru pentru operatia } +$$

$$x \cdot 1 = 1 \cdot x = x \quad (\forall)x \in M_2. \quad 1 \text{ element neutru pentru operatia } \cdot$$

7. *Axioma elementului invers (complementului)*

$$(\forall)x \in M_2, (\exists)\bar{x} \in M_2 \text{ unic cu}$$

$$|x + \bar{x} = 1, \quad (\text{principiul tertului exclus});$$

$$x \cdot \bar{x} = 0. \quad (\text{principiul contradicției}).$$

La definirea axiomatică a algebrei s-au folosit notațiile  $+$ ,  $\cdot$ ,  $\bar{x}$  pentru cele două legi de compoziție, respectiv pentru elementul invers. În logică și tehnică există denumiri și semnificații specifice, evidențiate în Tabelul 3.1.

Tabelul 3.1.

Matematică		Logică		Tehnică	
Denumire	Simbol	Denumire	Simbol	Denumire	Simbol
Prima operație	+	Disjuncție	$\cup$	SAU	$\cup$
A doua operație	$\bullet$	Conjuncție	$\cap$	ȘI	$\cap$
Element invers	$\bar{x}$	Negație	$\neg x$	NU	$\bar{x}$

Pornind de la axiome se pot deduce teoremele prezentate în Tabelul 3.2 care se constituie în reguli de calcul în cadrul algebrei booleene.

Tabelul 3.2.

Nr.	Denumire	Forma produs	Forma sumă
T1	Dublă negație (involuția)	$\bar{\bar{x}} = x   (\forall)x \in M_2$	$\bar{\bar{x}} = x   (\forall)x \in M_2$
T2	Elemente neutre	$x \cdot 0 = 0   (\forall)x \in M_2$	$x + 1 = 1   (\forall)x \in M_2$
T3	Idempotența (tautologia)	$x \cdot x \cdot \dots \cdot x = x   (\forall)x \in M_2$	$x + x + \dots + x = x   (\forall)x \in M_2$
T4	De Morgan	$\overline{x \cdot y} = \bar{x} + \bar{y}   (\forall)x, y \in M_2$	$\overline{x + y} = \bar{x} \cdot \bar{y}   (\forall)x, y \in M_2$

Oricare dintre cele 4 teoreme poate fi demonstrată utilizând axiomele cu ajutorul cărora s-a definit structura algebrei.

### 3.1.2. Variabile și funcții logice

O funcție  $y = f(x_1, x_2, \dots, x_n)$  reprezintă o funcție logică dacă domeniul de definiție este reprezentat de produsul cartezian  $\{0,1\}^n$ , cu alte cuvinte  $f : \{0,1\}^n \rightarrow \{0,1\}$ .

O funcție logică (booleană) pune în corespondență o combinație binară asociată produsului cartezian cu una din valorile **0** sau **1**. Acest aspect este evidențiat în figura 3.1 unde combinația binară este reprezentată

de starea a  $n$  comutatoare interconectate iar valoarea funcției de starea de conducție sau nu a grupării.




Fig. 3.1. Ilustrarea defnirii unei funcții logice.

În reprezentarea din figura 3.1 se consideră că unui comutator deschis i se asociază valoarea logică  $0$ , iar unuia închis valoarea logică  $1$ . Existența unei căi de curent între bornele  $M$  și  $N$  depinde de modul de interconectare al celor  $n$  comutatoare precum și de starea fiecăruia. Această dependență este exprimată matematic prin intermediul funcției logice  $y = f(x_1, x_2, \dots, x_n)$ .

Deoarece o funcție logică (booleană) pune în corespondență o combinație binară asociată produsului cartezian cu una din valorile  $0$  sau  $1$ , rezultă că într-un  $SN$  binar, cu  $n$  variabile se pot forma  $m = 2^n$  combinații<sup>1</sup>. Acestea la rândul lor se pot combina în  $N = 2^m = 2^{2^n}$  moduri, rezultând posibilitatea defnirii a  $N = 2^{2^n}$  funcții cu  $n$  variabile.

Exemplul 3.1.

Cu variabila binară  $x \in \{0,1\}$  se pot forma  $N = 2^{2^1} = 4$  funcții logice și anume:

$$f_0(x) = 0;$$

$$f_1(x) = 1;$$

$$f_2(x) = x;$$

$$f_3(x) = \bar{x}.$$

<sup>1</sup> În general, într-un  $SN$  cu baza  $b$  se pot forma  $b^n$  combinații.



Conform precizărilor de mai sus cu două variabile se pot forma  $N = 2^{2^2} = 16$  16 funcții logice ale căror valori sunt sistematizate în *Tabelul 3.3*. Un asemenea tabel se numește *tabel de adevăr* în care prin convenție valoarea 0 corespunde unei afirmații de tip *FALS*, iar valoarea 1 unei afirmații de tip *ADEVĂRAT*.

*Tabelul 3.3*

$f$ $x \ y$		$f_0$	$f_1$	$f_2$	$f_3$	$f_4$	$f_5$	$f_6$	$f_7$	$f_8$	$f_9$	$f_{10}$	$f_{11}$	$f_{12}$	$f_{13}$	$f_{14}$	$f_{15}$
		0	0	0	1	0	1	0	1	0	1	0	1	0	1	0	1
0	1	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
1	1	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
1	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1

Din analiza *Tabelului 3.3* se observă că perechile de funcții  $f_k - f_{15-k}$  sunt complementare pentru  $k = 0, 1, \dots, 15$ . În continuare vor fi prezentate funcțiile frecvent utilizate.

1. Funcțiile  $f_{15}(x, y) = 1$  și  $f_0(x, y) = 0$  sunt funcțiile constante 1 și 0.
2. Funcțiile  $f_{14}(x, y)$  și  $f_1(x, y)$  sunt funcțiile logice SAU respectiv SAU-NU.
3. Funcțiile  $f_6(x, y) = y$  și  $f_9(x, y) = \bar{y}$  sunt funcțiile directă și inversă referitoare la variabila  $y$ .
4. Funcțiile  $f_{12}(x, y) = x$  și  $f_3(x, y) = \bar{x}$  sunt funcțiile directă și inversă referitoare la variabila  $x$ .
5. Funcțiile  $f_4(x, y)$  și  $f_{11}(x, y)$  sunt funcțiile logice ȘI respectiv ȘI-NU.
6. Funcțiile  $f_{10}(x, y)$  și  $f_5(x, y)$  sunt funcțiile logice SAU EXCLUSIV respectiv SAU EXCLUSIV-NU.

Observații







1. Pentru o parte din funcțiile de mai sus este larg utilizată terminologia normală și/sau abreviată din limba engleză, conform corespondenței din *Tabelele 3.4 și 3.5.*

*Tabelul 3.4*

Funcție	Denumire		
	Limba română	Limba engleză	
		Normală	Abreviată
$f_1$	SAU – NU	NOT - OR	<b>NOR</b>
$f_4$	ȘI	AND	<b>AND</b>
$f_5$	SAU-EXCLUSIV-NU	NOT – EXCLUSIVE-OR	<b>NXOR</b>
$f_{10}$	SAU-EXCLUSIV	EXCLUSIVE - OR	<b>XOR</b>
$f_{11}$	ȘI – NU	NOT - AND	<b>NAND</b>
$f_{14}$	SAU	OR	<b>OR</b>

2. Funcțiile ȘI (*AND*), SAU (*OR*), NU (*NOT*) corespunzând operatorilor din definiția *algebrei booleene* ca structură, se numesc *funcții logice de bază* întrucât cu ajutorul lor se poate exprima orice altă funcție logică.
3. În tabelul 3.4 nu au fost incluse funcțiile NOT referitoare la cele două variabile.


*Tabelul 3.5*

Denumire funcție	Ecuatie logică	Simbol
<b>AND</b>	$f_4 = x \cap y = x \cdot y$	
<b>OR</b>	$f_{14} = x \cup y = x + y$	
<b>XOR</b>	$f_{10} = x \oplus y = x \cdot \bar{y} + \bar{x} \cdot y$	
<b>NAND</b>	$f_{11} = x \uparrow y = \overline{x \cdot y}$	
<b>NOR</b>	$f_1 = x \downarrow y = \overline{x + y}$	
<b>NXOR</b>	$f_5 = x \otimes y = x \cdot y + \bar{x} \cdot \bar{y}$	

Ilustrarea semnificației operatorilor logici se poate realiza prin diagrame Venn, tabele de adevăr, diagrame Karnaugh, scheme cu comutatoare etc.

Reprezentarea cea mai comodă și pretabilă formalizării este cea realizată cu ajutorul tabelelor de adevăr, o astfel de reprezentare fiind cea din *Tabelul 3.3*.

Reprezentarea cu ajutorul *diagramei Karnaugh* constă în marcarea punctelor domeniului de definiție într-o diagramă plană și precizarea valorilor funcției în fiecare din aceste puncte. De exemplu în figura 3.2 este reprezentată diagrama Karnaugh pentru o funcție de trei variabile cu marcarea vecinătăților punctului 010.



După cum se observă, trecerea de la o combinație la alta pe laturile diagramei Karnaugh se face prin modificarea unui singur bit.

Exemplul 3.2.

a) Să se demonstreze axiomele absorbției.

$$x \cdot (x + y) = x; \quad x + x \cdot y = x.$$

a.1)  $x \cdot (x + y) = x \cdot x + x \cdot y = x + x \cdot y = x \cdot (1 + y) = x \cdot 1 = x;$

a.2)  $x + x \cdot y = x \cdot (1 + y) = x \cdot 1 = x$


b) Să se implementeze cu porți NAND funcțiile logice NOT, AND, OR.

b.1)  $\bar{a} = \overline{a \cdot a} = a \uparrow a;$

b.2)  $a \cdot b = \overline{\overline{a \cdot b}} = \overline{a \uparrow b} = (a \uparrow b) \uparrow (a \uparrow b);$

b.3)  $a + b = \overline{\overline{a + b}} = \overline{\bar{a} \cdot \bar{b}} = (a \uparrow a) \uparrow (b \uparrow b).$

Rezultă implementarea prezentată în schemele de mai jos.



c) Să se implementeze cu porți NAND funcția *EXCLUSIVE OR*.


$$a \oplus b = \bar{a} \cdot b + a \cdot \bar{b}$$

$$\bar{a} \cdot b = \overline{\overline{\bar{a} \cdot b}} = \overline{\bar{a} \uparrow b} \quad ; \quad a \cdot \bar{b} = \overline{\overline{a \cdot \bar{b}}} = \overline{a \uparrow \bar{b}}$$

Ținând cont de rezultatele anterioare se obține echivalența

$$a \oplus b = [(a \uparrow a) \uparrow b] \uparrow [a \uparrow (b \uparrow b)]$$

evidențiată în reprezentarea de mai jos



O funcție logică se poate reprezenta dezvoltat în două forme și anume:

- forma disjunctivă canonică (FDC), cu utilizarea constituenților unității;
- forma conjunctivă canonică (FCC), cu utilizarea constituenților lui zero.

**FDC** presupune exprimarea funcției ca o *disjuncție de conjuncții* (reuniune de intersecții) în care variabilele care au valoarea **0** se consideră *negate*.

**FCC** presupune exprimarea funcției ca o *conjuncție de disjuncții* (intersecție de reuniuni) în care variabilele care au valoarea **1** se consideră *negate*.

Exemplul 3.3.

Să se determine **FDC** și **FCC** pentru funcția

$$y = (x_1 \cap \bar{x}_3) \cup (\bar{x}_1 \cap x_3) .$$

Din motive de simplificare a scrierii semnul  $\cup$  va fi înlocuit cu + iar semnul  $\cap$  cu  $\cdot$ .

1. Determinarea FDC

a) *prin utilizarea proprietăților operațiilor logice.*

Dacă  $x$  este o variabilă logică se știe că  $\bar{x} + x = 1$  și  $x \cdot 1 = x$ , astfel încât rezultă

$$\begin{aligned} \text{FDC: } y &= (x_2 + \bar{x}_2) \cdot x_1 \cdot \bar{x}_3 + (x_2 + \bar{x}_2) \cdot \bar{x}_1 \cdot x_3 \\ y &= x_1 \cdot x_2 \cdot \bar{x}_3 + x_1 \cdot \bar{x}_2 \cdot \bar{x}_3 + \bar{x}_1 \cdot x_2 \cdot x_3 + \bar{x}_1 \cdot \bar{x}_2 \cdot x_3 \end{aligned}$$

b) prin utilizarea diagramelor Karnaugh.

Pentru fiecare termen se completează cu **1**  $n-k+1$  poziții în diagramă, unde  $n$  este numărul de variabile iar  $k$  este numărul de variabile asociat termenului. Dacă funcția conține de exemplu  $x_1x_2$  atunci se pune **1** în căsuțele corespunzătoare combinațiilor  $x_1x_2x_3$  și  $x_1x_2\bar{x}_3$ . Pentru funcția  $y$  din exemplu diagrama Karnaugh este prezentată în figura 3.4.

$x_1x_2$	00	01	11	10
$x_3$				
0	<b>0</b>	<b>0</b>	<b>1</b>	<b>1</b>
1	<b>1</b>	<b>1</b>	<b>0</b>	<b>0</b>

Fig. 3.3. Diagrama Karnaugh pentru determinarea **FCD**

Prin interpretarea datelor din figura 3.4 rezultă:

$$FDC: y = x_1 \cdot x_2 \cdot \bar{x}_3 + x_1 \cdot \bar{x}_2 \cdot \bar{x}_3 + \bar{x}_1 \cdot x_2 \cdot x_3 + \bar{x}_1 \cdot \bar{x}_2 \cdot x_3.$$

Se observă că rezultatele obținute prin cele două metode coincid.

## 2. Determinarea FCC

a) prin utilizarea proprietăților operațiilor logice.

Dacă  $x$  este o variabilă logică se știe că  $\bar{x} \cdot x = 0$  și  $x + 0 = x$ .

$$FCC: y = x_1 \cdot \bar{x}_1 + x_1 \cdot \bar{x}_3 + x_3 \cdot \bar{x}_3 + \bar{x}_1 \cdot x_3;$$

$$y = x_1 \cdot (\bar{x}_1 + \bar{x}_3) + x_3 \cdot (\bar{x}_1 + \bar{x}_3);$$

$$y = (x_1 + x_3) \cdot (\bar{x}_1 + \bar{x}_3).$$

Dacă  $u$  și  $v$  sunt două variabile logice atunci

$$(u + v) \cdot (u + \bar{v}) = u \cdot u + u \cdot \bar{v} + v \cdot u + v \cdot \bar{v} = u + u \cdot (\bar{v} + v) = u + u = u$$

În aceste condiții

$$x_1 + x_3 = (x_1 + x_2 + x_3) \cdot (x_1 + \bar{x}_2 + x_3);$$

$$\bar{x}_1 + \bar{x}_3 = (\bar{x}_1 + x_2 + \bar{x}_3) \cdot (\bar{x}_1 + \bar{x}_2 + \bar{x}_3);$$

$$y = (x_1 + x_2 + x_3) \cdot (x_1 + \bar{x}_2 + x_3) \cdot (\bar{x}_1 + x_2 + \bar{x}_3) \cdot (\bar{x}_1 + \bar{x}_2 + \bar{x}_3).$$

b) prin utilizarea diagramelor Karnaugh. Respectând regula de la determinarea *FDC* (numai că în loc de unu se trece zero), *FCC* rezultă din figura 3.3.

*FCC*:

$$y = (x_1 + x_2 + x_3) \cdot (x_1 + \bar{x}_2 + x_3) \cdot (\bar{x}_1 + x_2 + \bar{x}_3) \cdot (\bar{x}_1 + \bar{x}_2 + \bar{x}_3).$$

Se observă că cele două obținute pentru *FCC* coincid.

### 3.1.3. Minimizarea funcțiilor logice

Minimizarea unei funcții booleene implică reducerea la minimum a numărului de variabile și a simbolurilor de funcții implicate în reprezentarea acesteia.

Metodele de minimizare pot fi încadrate în două categorii: *analitice* și *grafice*.

*Metodele analitice* constau în principal din calcule efectuate în funcția dată pe baza axiomelor și teoremelor algebrei binare. Principiul metodei va fi ilustrat pe funcția de trei variabile din exemplul precedent.

Pentru început se va considera pentru funcția *FDC*

$$y = x_1 \cdot x_2 \cdot \bar{x}_3 + x_1 \cdot \bar{x}_2 \cdot \bar{x}_3 + \bar{x}_1 \cdot x_2 \cdot x_3 + \bar{x}_1 \cdot \bar{x}_2 \cdot x_3$$

Aplicând distributivitatea pentru primii și respectiv pentru ultimii doi termeni rezultă:

$$y = x_1 \cdot \bar{x}_3 \cdot (x_2 + \bar{x}_2) + \bar{x}_1 \cdot x_3 \cdot (x_2 + \bar{x}_2);$$

respectiv

$$y = x_1 \cdot \bar{x}_3 + \bar{x}_1 \cdot x_3.$$

Minimizarea se poate realiza pornind și de la *FCC*

$$y = (x_1 + x_2 + x_3) \cdot (x_1 + \bar{x}_2 + x_3) \cdot (\bar{x}_1 + x_2 + \bar{x}_3) \cdot (\bar{x}_1 + \bar{x}_2 + \bar{x}_3).$$

Asociind primii doi și respectiv ultimii doi factori și efectuând produsele rezultă:

$$\begin{aligned} (x_1 + x_2 + x_3) \cdot (x_1 + \bar{x}_2 + x_3) &= (x_1 + x_3) \cdot (x_1 + x_3) + \\ &+ (x_1 + x_3) \cdot \bar{x}_2 + (x_1 + x_3) \cdot x_2 + x_2 \cdot \bar{x}_2 = \\ &= (x_1 + x_3) \cdot (x_2 + \bar{x}_2) = x_1 + x_3 \end{aligned}$$

$$\begin{aligned} (\bar{x}_1 + x_2 + \bar{x}_3) \cdot (\bar{x}_1 + \bar{x}_2 + \bar{x}_3) &= (\bar{x}_1 + \bar{x}_3) \cdot (\bar{x}_1 + \bar{x}_3) + \\ &+ (\bar{x}_1 + \bar{x}_3) \cdot \bar{x}_2 + (\bar{x}_1 + \bar{x}_3) \cdot x_2 + x_2 \cdot \bar{x}_2 = \\ &= (\bar{x}_1 + \bar{x}_3) \cdot (x_2 + \bar{x}_2) = \bar{x}_1 + \bar{x}_3 \end{aligned}$$

$$y = (x_1 + x_3) \cdot (\bar{x}_1 + \bar{x}_3), \text{ respectiv}$$

$$y = x_1 \cdot \bar{x}_3 + \bar{x}_1 \cdot x_3.$$

*Metodele grafice* presupun constituirea unor tabele sau matrițe de combinații, din care prin grupări și asocieri corespunzătoare rezultă reduceri. Din categoria acestor metode, în continuare se vor face referiri la cea care utilizează diagrama Karnaugh.

După cum s-a văzut, două celule adiacente într-o diagramă Karnaugh diferă prin valoarea unei singure variabile. Dacă termenilor din două asemenea celule li se aplică proprietatea de distributivitate și principiul terțului exclus se elimină variabila care își schimbă valoarea.

Referitor la acest procedeu de reducere și implicit de minimizare pot fi formulate următoarele observații:

- a) un grup de  $2^m$  celule vecine ocupate cu unități permite eliminarea a  $m$  variabile;
- b) pentru reducere, fiecare celulă trebuie să facă parte dintr-o grupare, dar poate fi inclusă în mai multe;
- c) cel mai avansat grad de simplificare se obține dacă unitățile dintr-o diagramă Karnaugh sunt grupate într-un număr minim de grupări fiecare grup conținând un număr minim de unități;
- d) pentru a putea aplica în mod succesiv proprietatea de distributivitate și teorema terțului exclus, numărul unităților din grupările formate trebuie să fie o putere întreagă a lui 2.

Reguli similare pot fi deduse și pentru deducerea formei conjunctive minime. În acest caz, în diagrama Karnaugh se vor grupa zerourile. Se va scrie apoi disjuncția grupurilor de zerouri vecine, iar forma minimă va fi conjuncția grupurilor de coordonate. Metoda grafică de minimizare cu ajutorul diagramelor Karnaugh va fi ilustrată prin următorul exemplu.

Exemplul 3.4.


Fie funcția logică de trei variabile  $y = f(x_1, x_2, x_3)$  cunoscută prin intermediul tabelii de adevăr.

$x_1$	0	0	0	0	1	1	1	1
$x_2$	0	0	1	1	0	0	1	1
$x_3$	0	1	0	1	0	1	0	1
$y$	0	1	0	1	1	0	1	0

Să se determine formele minime disjunctivă și conjunctivă cu ajutorul diagramelor Karnaugh.

- a) determinarea *formei minime disjunctive*.

Se construiește diagrama Karnaugh, unde se reprezintă constituenții unității:





Din grupele încercuite se elimină variabila  $x_2$  atât pentru grupa din linia superioară cât și pentru cea din linia inferioară astfel încât rezultă pentru forma minimă disjunctivă (disjuncție de conjuncții) expresia:

$$y_D = x_1 \cdot \bar{x}_3 + \bar{x}_1 \cdot x_3.$$

b) determinarea *forme minime conjunctive*.

Se construiește diagrama Karnaugh, unde se reprezintă constituenții lui zero:

$x_1x_2$	00	01	11	10
0	0	0		
1			0	0

Ca și în situația precedentă din grupele încercuite se elimină variabila  $x_2$  astfel încât rezultă pentru forma minimă (conjuncții de disjuncții) expresia:

$$y_C = (x_1 + x_3) \cdot (\bar{x}_1 + \bar{x}_3).$$

Din tabela de adevăr prezentată mai jos rezultă echivalența celor două forme minime obținute.

$x_1$	$x_3$	$\bar{x}_1$	$\bar{x}_3$	$\bar{x}_1 \cdot x_3$	$x_1 \cdot \bar{x}_3$	$\bar{x}_1 + \bar{x}_3$	$x_1 + x_3$	$y_D$	$y_C$
0	0	1	1	0	0	1	0	0	0
0	1	1	0	1	0	1	1	1	1
1	0	0	1	0	1	1	1	1	1
1	1	0	0	0	0	0	1	0	0

Etapa care succede minimizării este aceea a implementării funcției logice. Această implementare se realizează cu elemente de comutație de diverse tipuri cum ar fi: contacte și relee, porți logice etc.

O manieră de implementare o reprezintă utilizarea porților *AND-OR-NOT*, figura 3.4.a și *NAND* figura 3.4.b.




Fig. 3.4. Implementarea funcțiilor logice minimizate cu porți AND\_OR\_NOT :  
 a - forma minimă disjunctivă; b - forma minimă conjunctivă.

Utilizând rezultatele obținute în exemplul 3.2.b, rezultă reprezentările din figurile 3.5.a și 3.5.b.




Fig. 3.5. Implementarea funcțiilor logice minimale: a - minim disjunctive cu porți NAND; b - minim conjunctive cu porți NOR.



scrierea expresiilor variabilelor de ieșire funcție de cele de intrare respectiv a funcțiilor de tranziție a ieșirilor din relația (3.1) .

Sinteza *CLC* presupune parcurgerea următoarelor etape pentru stabilirea structurii circuitului:

- definirea funcțiilor logice;
- minimizarea acestora;
- obținerea schemei circuitului.

Operația de sinteză se reprezintă practic proiectarea *CLC*.



În structura unui calculator numeric se întâlnesc numeroase tipuri de *CLC* între care reprezentative sunt: *convertoarele de cod, codificatoarele și decodificatoarele, multiplexoarele și demultiplexoarele, comparatoarele, detectoarele și generatoarele de paritate, ariile logice programabile, memoriile și circuitele aritmetice.*

În continuare vor fi prezentate elemente privind sinteza (proiectarea) unor *CLC* uzuale din structura unui calculator numeric.

3.2.1. *Convertoare de cod*

<b>B<sub>3</sub></b>	<b>B<sub>2</sub></b>	<b>B<sub>1</sub></b>	<b>B<sub>0</sub></b>	<b>G<sub>3</sub></b>	<b>G<sub>2</sub></b>	<b>G<sub>1</sub></b>	<b>G<sub>0</sub></b>
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	0	1	1	1
0	1	1	0	0	1	0	1
0	1	1	1	0	1	0	0
1	0	0	0	1	1	0	0
1	0	0	1	1	1	0	1
1	0	1	0	1	1	1	1
1	0	1	1	1	1	1	0
1	1	0	0	1	0	1	0
1	1	0	1	1	0	1	1
1	1	1	0	1	0	0	1
1	1	1	1	1	0	0	0

a



b





Fig. 3.7. Elemente aferente proiectării unui convertor de cod *binar natural* – Gray: a – tabela de adevăr; b – diagramele Karnaugh.

Convertoarele de cod sunt *CLC* care permit trecerea dintr-un cod binar în altul. Sinteza unui asemenea *CLC* se va exemplifica pentru un convertor *din cod binar în cod Gray*. În figura 3.7 se prezintă elementele aferente sintezei acestui tip de convertor, în care  $B_3 B_2 B_1 B_0$  reprezintă cuvântul binar aplicat la intrare, iar  $G_3 G_2 G_1 G_0$  cuvântul binar obținut la ieșire.

Efectuând reducerile în diagramele Karnaugh rezultă relațiile de implementare:

$$\begin{aligned}
 G_3 &= B_3; \\
 G_2 &= \bar{B}_3 \cdot B_2 + B_3 \cdot \bar{B}_2 = B_3 \oplus B_2 \\
 G_1 &= \bar{B}_2 \cdot B_1 + B_2 \cdot \bar{B}_1 = B_2 \oplus B_1 \\
 G_0 &= \bar{B}_1 \cdot B_0 + B_1 \cdot \bar{B}_0 = B_1 \oplus B_0.
 \end{aligned}
 \tag{3.3}$$

În figura 3.8 se prezintă două variante de implementare ale relațiilor (3.3).




Fig. 3.8. Schema convertorului din cod binar natural în cod Gray:  
 a - realizarea cu porți NAND; b - realizarea cu circuite EXCLUSIVE OR.

### 3.2.2. Codificatoare și decodificatoare

Codificatoarele sunt CLC la care activarea unei intrări, dintr-un grup de  $m$ , conduce la apariția unui cuvânt de cod la ieșire format din  $n$  biți ( $m \leq 2^n$ ). În figura 3.9 se prezintă elemente aferente unui codificator cu  $m=3$  și  $n=2$ .




Fig. 3.9. Codificator cu  $m=3$  și  $n=2$  (schema bloc, tabela de adevăr, funcții logice).

Decodificatoarele sunt CLC la care se activează una sau mai multe ieșiri funcție de cuvântul de cod aplicat la intrare. Decodificarea este necesară în aplicații care se referă la adresarea memoriilor, afișarea numerică, multiplexarea datelor etc. În continuare se vor prezenta elemente aferente decodicatorului BCD – zecimal.




Fig. 3.9.a. Decodificator BCD-Z :schema bloc, tabela de adevăr.

Decodificatorul BCD-Z are ca intrări cele patru ranguri ale reprezentării în binar a cifrelor zecimale iar ca ieșiri 10 variabile care corespund celor 10 cifre zecimale. Fiecare din ieșiri va trebui să aibă valoarea **1** atunci când combinația valorilor logice de intrare corespunde reprezentării binare a cifrei zecimale asociate ieșirii respective. În figura 3.9 se prezintă elementele aferente sintezei decodificatorului.

După cum se observă combinațiile interzise sunt rejectate, apariția oricăreia dintre ele duce la stabilirea tuturor ieșirilor în **1**.




Fig. 3.9.b. Decodificatorul BCD-Z: funcții logice și implementare

### 3.2.3. Multiplexoare și demultiplexoare

Multiplexoarele sunt CLC care permit transferul datelor de la una din intrări către o ieșire unică. Selecția se face pe baza unui cuvânt de selecție (adresă). Din punct de vedere funcțional MUX pot fi privite ca o



rețea de comutatoare comandate. *MUX* pot fi analogice sau numerice, ultimele fiind specifice calculatoarelor numerice.

Numărul de biți  $n$  ai cuvântului de selecție pentru un multiplexor cu  $N$  intrări și intrare de activare (*ENABLE*) este dat de relația

$$n = \log_2 N + 1 \quad (3.4)$$

care în cazul în care  $N$  este putere a lui 2, respectiv  $N = 2^k$  devine

$$n = \log_2 2^k + 1 = k + 1. \quad (3.5)$$

În continuare se va face sinteza unui *MUX* 4:1 numeric realizat cu porți logice, pentru care aplicând relația (3.5) rezultă  $n=2$ .




Fig. 3.10. Multiplexor 4:1.

Demultiplexoarele sunt CLC care realizează transmiterea datelor de la o unică intrare către o ieșire selectabilă cu ajutorul unui cuvânt de selecție (adresă), a cărei mărime se determină tot cu ajutorul relațiilor (3.4) și (3.5), în care  $N$  reprezintă numărul canalelor de ieșire. Ca și MUX demultiplexoarele reprezintă practic o rețea de comutatoare comandate, putând fi numerice sau analogice. În figura 3.11 se prezintă elemente specifice sintezei unui DMUX numeric 1:4.




Fig. 3.11. Demultiplexor 1:4.

### 3.2.4. Circuite de complementare

Circuitul de complementare este un CLC care funcție de comenzile aplicate poate realiza una dintre următoarele funcții:

- complementarea față de unu a biților cuvântului de la intrare;
- lăsarea neschimbată cuvântul de la intrare;
- forțarea în unu a biților cuvântului de la ieșire;
- forțează în zero a biților cuvântului de la ieșire.

În figura 3.12 se prezintă elementele aferente unui circuit de complementare pe 4 biți, pentru care din tabela de adevăr s-au obținut următoarele funcții logice ale ieșirilor:

$$y_1 = \bar{x}_1 \cdot \bar{A} \cdot \bar{B} + x_1 \cdot \bar{A} \cdot B + A \cdot \bar{B} = \bar{A} \cdot (\bar{x}_1 \cdot \bar{B} + x_1 \cdot B) + A \cdot \bar{B} = \bar{A} \cdot (\overline{x_1 \oplus B}) + A \cdot \bar{B}$$


$$y_2 = \bar{x}_2 \cdot \bar{A} \cdot \bar{B} + x_2 \cdot \bar{A} \cdot B + A \cdot \bar{B} = \bar{A} \cdot (\bar{x}_2 \cdot \bar{B} + x_2 \cdot B) + A \cdot \bar{B} = \bar{A} \cdot (\overline{x_2 \oplus B}) + A \cdot \bar{B}$$

$$y_3 = \bar{x}_3 \cdot \bar{A} \cdot \bar{B} + x_3 \cdot \bar{A} \cdot B + A \cdot \bar{B} = \bar{A} \cdot (\bar{x}_3 \cdot \bar{B} + x_3 \cdot B) + A \cdot \bar{B} = \bar{A} \cdot (\overline{x_3 \oplus B}) + A \cdot \bar{B}$$

$$y_4 = \bar{x}_4 \cdot \bar{A} \cdot \bar{B} + x_4 \cdot \bar{A} \cdot B + A \cdot \bar{B} = \bar{A} \cdot (\bar{x}_4 \cdot \bar{B} + x_4 \cdot B) + A \cdot \bar{B} = \bar{A} \cdot (\overline{x_4 \oplus B}) + A \cdot \bar{B}$$

Comenzi		Ieșiri			
A	B	y <sub>1</sub>	y <sub>2</sub>	y <sub>3</sub>	y <sub>4</sub>
0	0	$\bar{x}_1$	$\bar{x}_2$	$\bar{x}_3$	$\bar{x}_4$
0	1	x <sub>1</sub>	x <sub>2</sub>	x <sub>3</sub>	x <sub>4</sub>
1	0	1	1	1	1
1	1	0	0	0	0

Fig. 3.12. Circuit de complementare pe 4 biți.



### 3.2.5. Comparatoare

Comparatoarele numerice sunt CLC care permit determinarea relației existente între două numere. Ieșirile unui comparator sunt

reprezentate de *trei funcții* care corespund tipului de relație existent între numerele aplicate la intrare ( $<$ ,  $=$ ,  $>$ ).

În figura 3.13 sunt prezentate elemente aferente sintezei unui comparator pe un bit.




Fig. 3.13. Comparator pe un bit.

Prin interconectarea mai multor comparatoare pe un bit se pot obține comparatoare pentru cuvinte binare formate din mai mulți biți.

### 3.2.6. Detectoare de paritate

Detectoarele de paritate sunt *CLC* cu  $n$  intrări și două ieșiri *PAR* și *IMPAR* care sunt complementare. Ieșirea *PAR* are valoarea **1** atunci când numărul de valori logice **1** în combinația de la intrare este *par* și **0** atunci când acest număr este *impar*.

În figura 3.14 se prezintă elementele aferente sintezei unui detector de paritate cu  $n=4$  intrări.

După cum se observă în tabela de adevăr funcțiile *PAR* și *IMPAR* sunt complementare, respectiv  $IMPAR = \overline{PAR}$ . Din această cauză în figura 3.14 a fost reprezentată diagrama Karnaugh pentru funcția *PAR*. Așa cum

reiese din diagramă, nu se poate opera nici o reducere asupra funcției care va fi:

$$PAR = \overline{DCBA} + \overline{DC}BA + \overline{DC}B\overline{A} + \overline{DC}B\overline{A} + DC\overline{BA} + DC\overline{B}\overline{A} + DC\overline{B}\overline{A} + DCBA$$

În relația de mai sus prin aplicarea proprietăților operațiilor logice rezultă:




Fig. 3.14. Detector de paritate: a – schema bloc; b - tabela de adevăr; c - diagrama Karnaugh a funcției PAR.

$$PAR = \overline{DC}(\overline{BA} + BA) + \overline{DC}(\overline{BA} + B\overline{A}) + DC(\overline{BA} + B\overline{A}) + DC(\overline{BA} + BA)$$

$$PAR = (\overline{DC} + DC)(\overline{BA} + BA) + (\overline{DC} + DC)(\overline{BA} + B\overline{A})$$

Dar

$$\overline{D\overline{C}} + D\overline{C} = \overline{\overline{D\overline{C}} + D\overline{C}} = (\overline{\overline{D\overline{C}}}) \cdot (\overline{D\overline{C}}) = (\overline{\overline{D}} + \overline{\overline{C}}) \cdot (\overline{D\overline{C}}) = (\overline{D} + \overline{C}) \cdot (\overline{D\overline{C}}) = (\overline{D} + \overline{C}) \cdot (\overline{D} + \overline{\overline{C}}) = \overline{D\overline{C}} + \overline{\overline{D}C} = \overline{D \oplus C}$$

$$\overline{B\overline{A}} + B\overline{A} = \overline{B \oplus A}$$

Notăm

$$D \oplus C = C \oplus D = Y$$

$$B \oplus A = A \oplus B = X$$

Rezultă:

$$PAR = \overline{YX} + YX = \overline{Y \oplus X} = \overline{(D \oplus C) \oplus (B \oplus A)}$$

$$IMPAR = \overline{PAR} = (D \oplus C) \oplus (B \oplus A)$$

relații a căror implementare se prezintă în figura 3.15.




Fig. 3.15. Logigrama pentru detectorul de paritate.

### 3.2.7. Sumatoare

*Semisumatorul elementar*, pentru care schema logică și tabela de adevăr sunt prezentate în figura 3.16, adună două numere a câte un bit  $x_i$  și  $y_i$  și generează la ieșire 2 biți: suma  $S_i$  și transportul  $c_i$  către rangul următor.




Fig. 3.16. Semisumatorul elementar.

Schema din figura 3.16 a rezultat pe baza relațiilor:

$$S_i = x_i \cdot \bar{y}_i + \bar{x}_i \cdot y_i = x_i \oplus y_i$$

$$c_{i+1} = x_i \cdot y_i$$

Sumatorul elementar este un CLC care adună două numere binare  $x_i, y_i$  cu un transport de intrare  $c_i$ , generând la ieșire doi biți: suma  $S_i$  și transportul  $c_{i+1}$  către rangul superior, conform tabelului 3.6.

Tabelul 3.6

$x_i$	$y_i$	$c_i$	$S_i$	$c_{i+1}$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Din tabelul 3.6 rezultă:

$$S_i = \bar{x}_i \cdot \bar{y}_i \cdot c_i + \bar{x}_i \cdot y_i \cdot \bar{c}_i + x_i \cdot \bar{y}_i \cdot \bar{c}_i + x_i \cdot y_i \cdot c_i$$

$$c_{i+1} = \bar{x}_i \cdot y_i \cdot c_i + x_i \cdot \bar{y}_i \cdot c_i + x_i \cdot y_i \cdot \bar{c}_i + x_i \cdot y_i \cdot c_i$$

sau după efectuarea unor calcule:

$$S_i = x_i \oplus (y_i \oplus c_i)$$

$$c_{i+1} = x_i \cdot y_i + c_i(x_i \oplus y_i)$$

Relațiile de mai sus sugerează obținerea sumatorului elementar din două semisumatoare conform figura 3.17.

Pentru adunarea a două cuvinte de  $n$  biți este necesar să se însereze  $n$  astfel de sumatoare ca în figura 3.18.




Fig. 3.18. Sumatorul elementar

Cele două numere care urmează a se aduna se găsesc în registrele  $X$  și  $Y$ , iar rezultatul în registrul  $S$ . Transportul este depus într-un bistabil exterior care pentru un microprocesor este indicatorul de transport  $CY$  (Carry).




Fig. 3.18. Sumator pentru cuvinte de  $n$  biți.



### 3.3. Proiectarea structurilor secvențiale

Circuitele logice secvențiale (CLS) sunt circuite ale căror mărimi de ieșire, la un moment dat, depind atât de combinația mărimilor de intrare, cât și de starea sa, respectiv de succesiunea stărilor prin care respectivul circuit a trecut. Pornind de la această definiție rezultă că la un CLS (spre deosebire de un CLC) există legături de reacție de la intrări către ieșiri și în plus nu se mai neglijează timpul de transfer al semnalelor (întârzierile), nici pe calea directă nici pe cea de reacție. Așa cum reiese din figura 3.19 un CLS conține în structura sa un CLC și un grup de elemente de întârziere  $\Delta_0, \Delta_1, \dots, \Delta_{p-1}$  situate pe calea de reacție.




Fig. 3.19. Structura unui CLS asincron.



- unde -  $X = \{x_0, x_1, x_2, \dots, x_{m-1}\}$  este mulțimea variabilelor binare de intrare;
- $Y = \{y_0, y_1, y_2, \dots, y_{n-1}\}$  este mulțimea variabilelor binare de ieșire;
  - $Q = \{q_0, q_1, q_2, \dots, q_{2^p-1}\}$  este mulțimea stărilor *CLS*;
  - $f : X \times Q \rightarrow Q$  este funcția de tranziție a stărilor – relația (3.7);
  - $g : X \times Q \rightarrow Y$  este funcția de tranziție a ieșirilor – relația (3.6).

Un *CLS* de tipul celui prezentat la care starea *următoare* devine stare curentă numai după un timp  $\Delta$  determinat de întârzierile inerente ale *CLC* se numește *CLS asincron (CLSA)*. Deoarece mulțimea funcțiilor (respectiv a cuvintelor) care se pot forma pe cele trei mulțimi este finită, *CLS* se numește cu stări finite. Un neajuns al *CLSA* este reprezentat de faptul că acestea pot fi uneori instabile.

Acest neajuns este întotdeauna eliminat dacă pe linia de reacție întârzierea  $\Delta$  este înlocuită cu un circuit de memorie, potrivit reprezentării din figura 3.20. Această memorie va fi citită la intervale de timp, adică va introduce o întârziere, care poate fi controlată cu  $T$  – *perioada generatorului de tact*. Un *CLS* la care starea următoare  $q'(t)$  devine stare prezentă numai după aplicarea impulsului de ceas, respectiv  $q(t+T) = q'(t)$  se numește *CLS sincron (CLSS)*.




Fig. 3.20. Structura unui *CLS* sincron.

După cum se observă din figura 3.20, pentru mulțimea cuvintelor stării următoare se utilizează notația  $Q(t+1)$ , care semnifică faptul că un

cuvânt din mulțimea stărilor actuale  $Q(t)$  devine cuvântul stării următoare numai după trecerea unei unități de timp respectiv a unei perioade de ceas<sup>2</sup>. Tranziția stării viitoare în curentă se poate realiza fie pe frontul crescător, fie pe cel descrescător al impulsului de tact, fronturi notate în figura 3.20 cu săgeți orientate în sus respectiv în jos.

Eliminarea hazardului combinațional<sup>3</sup> specific structurii din figura 3.20 se realizează prin introducerea unei memorii și pentru ieșiri, astfel încât generarea lui  $Y$  să se facă tot numai după momentele de tact  $kT$  ( $k=1, 2, 3, \dots$ ). Structura obținută, ilustrată în figura 3.21, este cunoscută sub denumirea de *automat secvențial de tip Mealy*.




Fig. 3.21. Structura unui automat secvențial de tip Mealy.

În situația în care ieșirile sunt funcții numai de stările actuale respectiv,

$$Y = g(Q), \quad (3.9)$$

se obține CLSS cu structura ilustrată în figura 3.22 cunoscut ca *ca automat secvențial de tip Moore*. Este de menționat faptul că există algoritmi care permit transformarea în ambele sensuri a celor două tipuri de automate însă prezentarea lor nu face obiectul prezentei lucrări.

<sup>2</sup> Se obișnuiește ca această notație să se utilizeze și pentru celelalte mulțimi  $X$  respectiv  $Y$ .

<sup>3</sup> Acest hazard se datorează faptului că propagarea prin CLC nu este instantanee și prin urmare, cuvântul corect  $Y$  la ieșire apare numai după trecerea celui mai lung timp de propagare prin rețeaua combinațională. Cuvintele care apar anterior acestui moment sunt considerate eronate.




Fig. 3.22. Structura unui automat secvențial de tip Moore.

Există mai multe modalități de descriere a evoluției unui CLS cu modelul (3.8), dar o importanță aparte prezintă *tabelele de tranziții, grafurile de tranziții și organigramele*<sup>4</sup>.

- Un *tabel de tranziții* exprimă toate transformările stării următoare și ale ieșirii, relațiile (3.7) și (3.6) sub formă tabelară. În figura 3.23 sunt ilustrate asemenea reprezentări pentru un automat Mealy respectiv Moore.

$X \backslash Q$	$x_0$	...	$x_{m-1}$
$q_0$	$f(x_0, q_0);$ $g(x_0, q_0)$	...	$f(x_{m-1}, q_0);$ $g(x_{m-1}, q_0)$
$q_1$	$f(x_0, q_1);$ $g(x_0, q_1)$	...	$f(x_{m-1}, q_1);$ $g(x_{m-1}, q_1)$
...	...	...	...
$q_2^{p-1}$	$f(x_0, q_2^{p-1});$ $g(x_0, q_2^{p-1})$	...	$f(x_{m-1}, q_2^{p-1});$ $g(x_{m-1}, q_2^{p-1})$

a)

$X \backslash Q$	$x_0$	...	$x_{m-1}$	$Y$
$q_0$	$f(x_0, q_0);$ $g(x_0, q_0)$	...	$f(x_{m-1}, q_0);$ $g(x_{m-1}, q_0)$	$g(q_0)$
$q_1$	$f(x_0, q_1);$ $g(x_0, q_1)$	...	$f(x_{m-1}, q_1);$ $g(x_{m-1}, q_1)$	$g(q_1)$
...	...	...	...	...
$q_2^{p-1}$	$f(x_0, q_2^{p-1});$ $g(x_0, q_2^{p-1})$	...	$f(x_{m-1}, q_2^{p-1});$ $g(x_{m-1}, q_2^{p-1})$	$g(q_2^{p-1})$

b)

Fig. 3.23. Reprezentarea cu ajutorul *tabelelor de tranziții* a automatelor sincrone: a – de tip Mealy, b – de tip Moore.

La automatul Mealy – figura 3.23 a pe prima linie se înscriu toate mărimile de intrare (respectiv  $x_i$ ), iar pe prima coloană toate stările

<sup>4</sup> Acestea li se mai pot adăuga și diagramele de timp ale semnalelor aferente CLS.  
30.08.2012 34 / 58

circuitului (respectiv  $q_j$ ). La intersecția unei coloane corespunzătoare unei intrări  $x_i$  cu o linie corespunzătoare unei stări  $q_j$  se înscrie starea următoare dată de funcția  $f$  respectiv ieșirea dată de funcția  $g$ . Dacă *CCLSS* este de tip *Moore* atunci ieșirea este dependentă numai de stare și *tabelul de tranziții* arată ca în figura 3.23 b.

- Un *graf de tranziții* constituie o reprezentare grafică a modelului matematic al unui *CLS*. Stările circuitului sunt trecute în cercelete care sunt nodurile grafului. Între două stări  $q_j$  și  $q_k$  există un arc orientat, de la  $q_j$  la  $q_k$  dacă și numai dacă există o mărime de intrare  $x_i$  astfel încât  $f(x_i, q_j) = q_k$  și se obține o mărime de ieșire  $y_i = g(x_i, q_j)$ . Dacă se îndeplinește condiția pe arc se înscrie perechea  $x_i, y_i$  și graful obținut corespunde unui automat *Mealy*. La automatele *Moore* întrucât ieșirile depind numai de stări acestea nu se mai înscriu pe arce ci în interiorul cerceletelor aferente nodurilor. Pentru exemplificare, în figura 3.24 se prezintă două exemple de grafuri pentru cele două tipuri de automate.




Fig. 3.24. Reprezentarea cu ajutorul *grafurilor de tranziții* a automatelor sincrone: a – de tip *Mealy*, b – de tip *Moore*.

- Utilizarea *organigramelor* permite o reprezentare eficientă a evoluției unui automat secvențial. Este posibilă evidențierea tranziției între stări cu materializarea intrărilor și ieșirilor funcție de realizarea unor condiții. Pentru exemplificare în figura 3.25 se prezintă fragmente de scheme logice pentru câte un automat *Mealy* respectiv *Moore*.




Fig. 3.25. Reprezentarea cu ajutorul *organigramelor* a automatelor sincrone: a – de tip *Mealy*, b – de tip *Moore*.

De exemplu pentru automatul *Mealy* (figura 3.25 a) la aplicarea unui impuls de tact se trece din starea 5 în starea 3. În această stare se testează cuvântul de intrare  $X$ , iar în funcție de configurația biților acestuia rezultă un anumit cuvânt de ieșire și o anumită stare următoare. Astfel pentru un cuvânt de intrare  $X=x_3$  rezultă ieșirea  $Y = y_n$  și starea următoare 12 la care se trece însă la următorul impuls de ceas.

La automatul *Moore* – figura 3.25 b, când se aplică un impuls de tact se trece din starea 9 în starea 11, stare în care se generează independent de cuvântul de intrare ieșirea  $Y = y_7$ . În funcție de structura cuvântului de intrare  $X$  la următorul impuls de tact se trece la starea următoare.

Din cele expuse se desprinde concluzia că *CLC* este un caz particular de *CLS* la care mulțimea stărilor din relația (3.8) este mulțimea vidă respectiv  $Q = \Phi$ . În aceste condiții funcția de tranziție a stărilor dispare, iar cea de tranziție a ieșirilor devine

$$g : X \rightarrow Y, \quad (3.10)$$

relație care arată că domeniul de definiție al funcției  $g$  se reduce la spațiul intrărilor.

Cu aceste precizări se poate spune că modelul matematic al unui *CLC* este reprezentat de triplețul

$$C_C = (X, Y, g), \quad (3.11)$$

care exprimă faptul că un *CLS* cu mulțimea stărilor vidă se reduce la un *CLC*. În continuare vor fi prezentate elemente care privesc *CLS* cu o prezență semnificativă în structura oricărui *CN*.

### 3.3.1. Circuite basculante bistabile

Circuitele basculante bistabile<sup>5</sup> (*CBB*) au două stări stabile la ieșire, iar prin aplicarea unor semnale de comandă trec dintr-o anumită stare în starea complementară. *CBB* sunt *CLS* realizate pe baza unor structuri fundamentale de tipul celor prezentate în figura 3.26, completate cu alte elemente în vederea obținerii unei comportări specifice. Circuitul este format din două porți *NOR* sau *NAND* (*partea de CLC*) între care există încrucișate prin intermediul întârzierilor  $\Delta_1$  și  $\Delta_2$  asociate propagărilor prin porți. Aceste reacții realizează practic legătura între starea următoare și cea

<sup>5</sup> Trigger – în limba engleză



curentă. Biții cuvântului de ieșire  $y_1, y_2$  se notează cu  $\bar{Q}$  respectiv  $Q$  și corespund biților stării curente  $z_1$  și  $z_2$ . Deoarece  $y_1 = z_1 = \bar{Q}$  și  $y_2 = z_2 = Q$  rezultă că *CBB* este un automat de tip *Moore*.




Fig. 3.26. *CBB* ca structuri fundamentale de *CLS*: a - cu porți *NOR*, b - cu porți *NAND*.

Explicarea funcționării *CBB* cu structurile din figura 3.26 se va face ținându-se cont de tabelele de adevăr ale funcțiilor *NOR* și *NAND*<sup>6</sup>. Să presupunem că la intrarea principală de scriere  $S$  a porții 1 din varianta *a* se aplică  $1$  iar la intrarea principală de ștergere  $R$  a porții 2 se aplică  $0$ . După un timp  $\Delta_1$  ieșirea  $\bar{Q}$  va deveni  $0$  și se va aplica la intrarea secundară a porții 2. Dacă ieșirea  $Q$  a acesteia nu este  $1$ , atunci după un timp  $\Delta_2$  va deveni  $1$  (deoarece la ambele intrări se aplică  $0$ ). Ieșirea porții 2 se va aplica pe intrarea secundară a porții 1, întărind comanda  $S=1$ . Din acest moment

<sup>6</sup> Singurele combinații care vor genera  $1$  respectiv  $0$  la ieșirile unor porți *NOR* respectiv *NAND* vor fi  $00$  respectiv  $11$ .

(deci după  $t > \Delta_1 + \Delta_2^7$  de la aplicarea  $S=1$ ) intrarea se poate anula respectiv se poate face  $S=0$ , ieșirile rămânând neschimbate. Se observă că parcurgând un contur *de forma cifrei opt* se obține un semnal de reacție care întărește sau poate substitui comanda dată, starea circuitului fiind  $Q=1$ , ( $\bar{Q}=0$ ). Această reacție pozitivă (un defazaj de 360 între cele două intrări – principală și secundară- ale unei porți se obține datorită negațiilor și fiecăreia dintre porți și a legăturilor încrucișate..

În mod similar se poate explica și funcționarea *CBB* realizat cu porți *NAND* din figura 3.26 b cu observația că fixarea ieșirii  $Q=1$  se va face prin  $S=0$  (deoarece o poartă *NAND* va avea ieșirea în **1** când una dintre intrări este în **0**). Deoarece la acest *CBB* ieșirile sunt active în **0** și nu în **1** (ca la cel cu porți *NOR*) cele două intrări se mai notează  $\bar{S}$  și  $\bar{R}$ .

Din prezentarea modului de funcționare, se poate spune că practic un *CBB* implementează un element de memorie care păstrează *un bit* de informație. Cele două structuri analizate sunt reprezentate în mod curent ca în figura 3.27, în care întârzierile se presupun fără a fi evidențiate.




Fig. 3.27. Structuri fundamentale de *CBB* și table de excitație: a - cu porți *NOR*, b – cu porți *NAND*.

<sup>7</sup> În mod obișnuit întârzierile de propagare sunt egale astfel încât condiția se va scrie  $t > 2\Delta$ .

Ținând cont de tabelul de adevăr din figura 3.27a rezultă următoarele caracteristici pentru *CBB* realizat cu porți *NOR*:

- a) aplicarea semnalului *zero* la ambele intrări nu modifică starea bistabilului;
- b) aplicarea semnalului  $S=1$  simultan cu  $R=0$  determină  $Q_{t+1}=1$  indiferent de starea anterioară  $Q_t$  (această trecere a *CBB* în starea  $Q=1$  se numește *poziționare – Set în limba engleză*);
- c) aplicarea semnalului  $R=1$  simultan cu  $S=0$  determină  $Q_{t+1}=0$  indiferent de starea anterioară  $Q_t$  (această trecere a *CBB* în starea  $Q=0$  se numește *ștergere – Reset în limba engleză*);
- d) aplicarea simultană a semnalelor  $R=S=1$  generează o stare *nedeterminată* și de aceea această combinație este interzisă prin impunerea condiției  $R \cdot S = 0$  astfel încât cel puțin o intrare să fie *zero*.

Similar poate fi analizat *CBB* realizat cu porți *NAND* a cărui schemă și tabelă de adevăr sunt reprezentate în figura 3.79 b, pe baza căruia pot fi formulate următoarele caracteristici:

- e) aplicarea semnalului *unu* la ambele intrări nu modifică starea bistabilului;
- f) aplicarea semnalului  $\bar{R}=1$  simultan cu  $\bar{S}=0$  determină  $Q_{t+1}=1$  indiferent de starea anterioară  $Q_t$  (această trecere a *CBB* în starea  $Q=1$  se numește *poziționare – Set în limba engleză*);
- g) aplicarea semnalului  $\bar{R}=0$  simultan cu  $\bar{S}=1$  determină  $Q_{t+1}=0$  indiferent de starea anterioară  $Q_t$  (această trecere a *CBB* în starea  $Q=0$  se numește *ștergere – Reset în limba engleză*);
- h) aplicarea simultană a semnalelor  $\bar{R}=\bar{S}=0$  generează o stare *nedeterminată* și de aceea această combinație este interzisă prin impunerea condiției  $\bar{R} + \bar{S} = 1$  astfel încât cel puțin o intrare să fie *unu*.

*CBB* analizat este cunoscut sub numele bistabil *RS asincron* denumit și *RS latch*<sup>8</sup>, în figura 3.28 prezentându-se unele elemente definitorii pentru varianta realizată cu porți *NOR*.




Fig. 3.28. Circuit bistabil *RS asincron*: a – simbol; b – tabelă de adevăr simplificată; c – diagramă de semnale.

O altă variantă de bistabil *RS* este cea sincronă la care pe lângă intrările de date *R* și *S* este prezentă și o intrare de sincronizare (*tact, clock*) notată cu *CLK*. La un *CBB RS sincron* starea  $Q(t)$  se consideră anterioară aplicării impulsului de sincronizare iar  $Q(t+1)$  posterioră acestuia. Este de menționat că la *CBB asincron* starea următoare poate fi considerată cea obținută după un timp  $t \geq 2\Delta$  de la aplicarea unui semnal pe intrările de date.

La un *CBB sincron* datele se pot transfera de la intrare la ieșire *pe frontul sau pe palierul impulsului de sincronizare*. La comutarea pe front datele se pot transfera pe frontul crescător (simbol  $\blacktriangleright$  la borna *CLK*) sau pe front descrescător (simbol  $\blacktriangleleft$  la borna *CLK*). Înaintea frontului pozitiv al impulsului de tact și după frontul negativ al acestuia sunt specificații timpilor de *prestabilire*<sup>9</sup> și de *menținere*<sup>10</sup> în care nu trebuie să se schimbe datele pe intrări. La *CBB cu comutare pe palier* datele sunt transferate intervalul de timp în care impulsul de tact are valoarea *unu*.

O structură eficientă de *CBB* este reprezentată de structura *Master – Slave*, ilustrată în figura 3.29 a. Un circuit *RS master – slave* este format din două bistabile *RS* dintre  $Q_M$  cu rol de *Master (stăpân)* și  $Q_S$  cu rol de

<sup>8</sup> Latch – zăvor (engl)

<sup>9</sup> Set-up time (engl) > 20 ns

<sup>10</sup> Hold time (engl) > 5 ns

Slave (*sclav*). Bistabilul  $Q_M$  este validat pe frontul pozitiv al impulsului de sincronizare, iar  $Q_S$  pe frontul negativ al acestuia. Cu alte cuvinte, pe frontul pozitiv datele sunt transferate la ieșirea  $Q_M$ , iar pe frontul negativ la ieșirea  $Q_S$ , așa cum reiese și din figura 329 b, în care se prezintă o diagramă de timp pentru un bistabil *RS sincron de tip MS*.




Fig. 3.29. Circuit bistabil RS sincron MS: a – structură; b – diagramă de semnale.

Bistabilele sincrone, indiferent de tip, sunt prevăzute în general cu *intrări prioritare* de scriere (*PRESET*) respectiv de ștergere (*CLEAR*). Aceste intrări sunt asincrone și modifică ieșirile, neutralizând intrările de date și de tact. De regulă aceste intrări sunt active în starea zero, aspect evidențiat și de simbolizarea din figura 3.30.




Fig. 3.30. Circuit bistabil RS sincron cu basculare pe front crescător: a – simbol; b – tabelă de adevăr simplificată; c-tabelă de excitație; d – tabelă de adevăr pentru intrări prioritare.

În figurile 3.27 și 3.30 apar *tabele de excitație* care indică valorile semnalelor ce trebuie aplicate la intrările de date <sup>11</sup> pentru a se realiza o trecere dorită de la starea  $Q(t)$  la o stare  $Q(t+1)$ .

În afara bistabilelor  $RS$  o largă utilizare cunosc  $CBB$  de tip  $JK$ ,  $D$  și  $T$ , care vor fi tratate în cele ce urmează

- Bistabilul JK provine dintr-un circuit  $RS$  la care se adaugă două bucle de reacție totală prin intermediul unor porți  $AND$ . În figura 3.83, se prezintă structura logică a unui  $CBB$  de tip  $JK$  bazat pe porți  $NOR$  în variantă asincronă și sincronă.




Fig. 3.31. Structura logică a bistabilului  $JK$ : a – varianta asincronă; b – varianta sincronă .

Principalul avantaj al acestui  $CBB$  constă în eliminarea nedeterminării la combinația de intrare  $11$ .

Intrările de date sunt  $J$  (*pentru scriere*) și  $K$  (*pentru ștergere*) cărora li se pot adăuga intrările asincrone prioritare  $PRESET$  și  $CLEAR$  active în *zero*. Tabelul de adevăr pentru intrările prioritare, figura 3.32b, ale bistabilului  $JK$  coincide cu cel al bistabilului  $RS$  (figura 3.30d).

<sup>11</sup> Cu validarea prin impulsul de tact la  $CBB$  sincrone și fără impuls de tact la  $CBB$  asincrone.




Fig. 3.32. Circuit bistabil JK sincron: a – simbol; b – tabelă de adevăr; c-tabelă de excitație dezvoltată; d – tabelă de excitație redusă.

Se observă că primele trei linii ale tabelii de adevăr coincid cu primele trei linii ale tabelii de adevăr pentru bistabilul RS (figura 3.30 b). Pentru combinația **11**, la aplicarea impulsului de tact bistabilul JK basculează în starea opusă  $\overline{Q}(t)$ . Explicarea funcționării bistabilului JK se poate face și cu ajutorul diagramei de timp prezentate în figura 3.33.




Fig. 3.33. Diagrame de timp pentru un CBB de tip JK: a - cu basculare pe front pozitiv; b - cu basculare pe front negativ.

- Bistabilul D are o asemenea structură (figura 3.34) încât permite de asemenea eliminarea stării de nedeterminare specifice *CBB RS* sincron, respectiv a acelei stări pentru care  $S=R=1$ .




Fig. 3.34. Bistabilul *D*: a - structura logică; b - simbol; c - tabelă de adevăr; d - tabelă de excitație.

Acest bistabil are o intrare de date  $D$  și una de sincronizare  $CLK$  la care se pot adăuga cele două intrări prioritare  $\overline{PRESET}$  și  $\overline{CLEAR}$ . Valoarea aplicată pe intrarea de date se transferă la ieșire numai la aplicarea impulsului de sincronizare (deci cu o întârziere de un *tact*<sup>12</sup>).

Din figura 3.86 se observă că tabela de adevăr corespunde liniilor doi și trei din tabellele de adevăr ale bistabilelor *RS* și *JK*. Această observație creează posibilitatea transformării acestor tipuri de *CBB* în bistabile de tip *D* prin conectarea între cele două intrări de date a unui inversor.

Funcționarea bistabilului *D* se reflectă și în diagrama de timp din figura 3.35, în care s-a considerat varianta *Master Slave* la care comutarea se face pe frontul negativ al impulsului de sincronizare.

<sup>12</sup> Numele bistabilului *D* – *Delay* are în vedere tocmai această întârziere.






Fig. 3.35. Diagrame de timp pentru un CBB de tip D Master – Slave.

• **Bistabilul T** reprezintă un bistabil JK cu o singură intrare de date  $T$  obținută prin unirea intrărilor  $J$  și  $K$ , așa cum rezultă din figura 3.36. După cum se observă din tabelele de adevăr și de excitație la fiecare impuls de ceas ieșirea este *basculată*<sup>13</sup> în starea complementară




Fig. 3.36. Bistabilul  $T$ : a - structura logică; b – simbol; c – tabelă de adevăr; d – tabelă de excitație.

<sup>13</sup> Numele bistabilului  $T$  – *Toogle* (*basculare*) are în vedere tocmai această funcționare.

Se observă că bistabilul comută în starea complementară numai în urma aplicării unui impuls de tact, revenind în starea inițială după două impulsuri (când  $T=1$ ). Această proprietate face ca *CBB* de tip *T* să fie utilizați pe larg la realizarea numărătoarelor sau a altor circuite care necesită o divizare cu 2 a numărului de impulsuri aplicate la intrare.

Pentru exemplificarea funcționării acestui tip de bistabil în figura 3.37 se prezintă o diagramă de timp a semnalelor la care bascularea se produce pe frontul pozitiv.




Fig. 3.37. Diagrame de timp pentru un *CBB* de tip *T*.

Referitor la utilizarea practică a *CBB* sunt utile următoarele precizări:

- terminalele de intrare neutilizate se vor conecta la *I logic*;
- conectarea la masă a intrărilor *PRESET* sau *CLEAR* va forța ieșirea directă în starea *1* respectiv *0*;
- la bistabilul *RS* realizat cu porți *NOR* cel puțin una dintre intrările *R* și *S* trebuie să fie conectate la masă pentru a se realiza condiția  $R \cdot S = 0$ ;
- la bistabilul *RS* realizat cu porți *NAND* cel puțin o intrare,  $\bar{R}$  sau  $\bar{S}$ , trebuie să fie lăsată în aer pentru a se realiza condiția  $\bar{R} + \bar{S} = 1$ ;
- conectarea intrărilor *J, K* la *I logic* vor determina comutarea la fiecare impuls de tact;
- comutarea se produce în general pe frontul pozitiv, iar în implementare *MS* pe cel negativ al impulsului de sincronizare;
- există posibilitatea de a realiza toate tipurile de *CBB* cu ajutorul unui singur tip (exemplu *JK*).

### 3.3.2. Registre

Registrele sunt *CLS* destinate memorării cuvintelor binare și transferării acestora la cerere. Numărul de biți, egal cu numărul elementelor de memorie, reprezintă *capacitatea registrului* sau *lungimea cuvântului* registrului. După modul în care informația poate fi introdusă și extrasă registrele se împart în patru categorii și anume:

- registre serie;
- registre paralele;
- registre serie-paralele;
- registre paralel-serie,

cu structurile prezentate în figura 3.38.




Fig. 3.38. Tipuri de registre: a – serie; b – paralel;  
c – serie-paralel; d – paralel-serie.

*Registrele serie* permit introducerea și extragerea succesivă, bit cu bit, a datelor. Comanda se realizează cu ajutorul impulsurilor de sincronizare, fiind necesar câte un impuls pentru fiecare cifră binară.

*Registrele paralel* permit introducerea și extragerea simultană a biților pentru toate rangurile. Din punctul de vedere al comenzii ambele operații se desfășoară pe durata unui impuls de sincronizare.

*Registrele serie-paralel* denumite și *convertoare serie-paralel* permit introducerea bit cu bit a datelor și extragerea simultană a biților întregului cuvânt memorat.

Registrele paralel - serie denumite și convertoare paralel- serie permit introducerea simultană a biților cuvântului care se memorează, urmând ca extragerea să se efectueze succesiv, bit cu bit.

Pentru ilustrarea organizării unui registru în figura 3.39 se prezintă elemente aferente unui registru paralel pe 4 biți realizat cu bistabili de tip D.




Fig. 3.39. Registru paralel pe 4 ranguri: a – structură; b – organizarea unei celule cu posibilitate de activare; c – simbol de reprezentare.

Cuvântul de intrare de 4 biți  $D_3 D_2 D_1 D_0$  va fi înscris în bistabile la aplicarea impulsului de sincronizare ( $CLK$ ). Într-un sistem un registru este identificat printr-o adresă și ca urmare fiecare celulă trebuie să prezinte o logică de autorizare la activarea comenzii  $ENABLE$ , așa cum este indicat în figura 3.39 b. Când registrul este adresat ( $ENABLE = 1$ ) pe frontul pozitiv al impulsului de tact se va înscrie bitul  $D_i$  prezent la intrarea porții  $P1$ . Când registrul nu este adresat ( $ENABLE=0$ ) pe frontul pozitiv se va înscrie bitul  $Q_i$  prezent la intrarea porții  $P2$ . Se observă în acest caz că informația nu se modifică la aplicarea impulsului de tact. Din simbolul prezentat în figura 3.39 c se desprinde ideea că pe lângă intrarea de activare un registru poate prezenta și intrare de ștergere.

Deoarece la nivelul unui microprocesor informația este procesată la nivel de cuvânt, în structura acestuia trebuie să existe un număr de registre cu funcții bine precizate. În cele ce urmează vor fi punctate unele aspecte cu caracter general referitoare la funcționalitatea registrelor.

- După cum s-a arătat în capitolul precedent prin deplasarea stânga – dreapta a unui cuvânt binar se pot realiza înmulțiri respectiv împărțiri cu puteri ale lui 2. Registrele care permit efectuarea acestor operații se numesc *registre de deplasare*<sup>14</sup>, în figura 3.40 fiind prezentat un asemenea registru pe 4 biți implementat cu bistabile JK.




Fig. 3.40. Registru de deplasare pe patru biți.

Bistabilul  $Q_0$ , datorită complementării intrărilor se transformă practic într-un bistabil  $D$ , astfel încât după aplicarea fiecărui impuls de ceas în această celulă va fi memorat bitul de pe intrarea serie  $X(t)$ . Întrucât, după cum se observă din figura 3.40 circuitele bistabile sunt conectate în cascadă, după aplicarea fiecărui impuls de tact starea unei celule va coincide cu starea celulei care o precede anterioare aplicării impulsului. Această *propagare* poate fi descrisă prin următoarele relații

$$Q_{i+1}(t+1) = Q_i(t) \cdot CLK ; \tag{3.12}$$

$$Q_0(t+1) = X(t) \cdot CLK \quad , \tag{3.13}$$

în care  $CLK$  este variabila asociată impulsului de ceas<sup>15</sup>, iar indicele  $i$  reflectă numărul celulei.

<sup>14</sup> Shift Register – în limba engleză

<sup>15</sup>  $CLK=1$  la prezența impulsului.

Funcționarea registrului poate fi înțeleasă urmărind tabela de adevăr din figura 3.93 construită în pentru cuvântul  $1011 [X(T)=1, X(2T)=0, X(3T)=1, X(4T)=1]$ . Se observă că începând cu al 5-lea impuls și până la al 8-lea ieșirea  $Q_3$  se pot citi succesiv biții introduși la intrarea  $X(t)$ .

Nr. tact	$Q_3$	$Q_2$	$Q_1$	$Q_0$
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	1	0	1
4	1	0	1	1
5	0	1	1	0
6	1	1	0	0
7	1	0	0	0
8	0	0	0	0

Fig. 3.41. Exemplu de secvență pentru un registru de deplasare pe patru biți.

Registrul oferă și posibilitatea încărcării paralele pe intrările prioritare *PRESET* urmând ca apoi să se efectueze deplasarea bit cu bit. Se creează posibilitatea utilizării registrului în calitate de convertor *paralel-serie* sau invers, ilustrată prin reprezentarea simbolică din figura 3.42 a.




Fig. 3.42. Reprezentări simbolice: a – registru de deplasare; b – registru inel.

Un registru de deplasare poate fi transformat în *registru inel* dacă ieșirea se conectează la intrarea potrivit reprezentării din figura 3.42 b. Într-un asemenea registru informația poate fi reciclată, un cuvânt înscris ajungând în aceeași poziție după un număr de impulsuri de tact egal cu dimensiunea registrului.

• Registrele aferente microprocesorului, în calitate de unitate centrală de procesare concentrează nivelul celei mai rapide memorii aferente unui calculator. Între registrele microprocesorului au loc curent transferuri condiționate sau nu de date.

De exemplu un transfer condiționat de forma

$$(RA \cup RB) \text{ cond}(x, y) \leftarrow RC \quad ; \quad (3.14)$$

presupune transferul conținutului registrului  $RC$  după cum urmează:

- $RA \leftarrow RC$  dacă  $x = 1$  ;
- $RB \leftarrow RC$  dacă  $y = 1$  ;
- $RA \leftarrow RC$  și  $RB \leftarrow RC$  dacă  $x = y = 1$  ;
- $RA \leftarrow^{nu} RC$  și  $RB \leftarrow^{nu} RC$  dacă  $x = y = 0$ .

Implementarea relației (3.14) se poate face cu ajutorul unei rețele combinaționale de tipul celei ilustrate în figura 3.43.




Fig. 3.43. Transferul condiționat de la o sursă la două destinații.

În situația unui mare număr de registre transferurile directe sau prin intermediul unei rețele combinaționale sunt dificil de realizat, o soluție alternativă fiind conectarea la o magistrală, soluție indicată în figura 3.44. Transferul trebuie astfel organizat încât la un moment dat să transmită un singur emițător, numărul receptorilor nefiind limitat.




Fig. 3.44. Conectarea registrelor prin intermediul unei magistrale:  
 RD – registre destinație; RS - registre sursă.

Având în vedere existența celor două tipuri de registre, pentru transferul datelor se execută instrucțiuni de tipul *magistrală* ← RS respectiv RD ← *magistrală*.

- O altă utilizare importantă a registrelor este în cadrul porturilor de intrare-ieșire. Accepțiunea de *port* este asociată unui punct prin care UCP (*microprocesorul*) realizează schimbul de date cu exteriorul. În mod obișnuit un echipament periferic este comandat de un controler care implică necesitatea unuia sau mai multor registre de interfațare cunoscute sub denumirea de *registre port*. În figura 3.45 sunt prezentate soluții de utilizare a registrelor pe 8 biți ca porturi de intrare și ieșire.






Fig. 3.45. Utilizarea registrelor ca porturi: a – conectarea ca port de intrare; b – conectarea ca port de ieșire.

### 3.3.3. Numărătoare

Numărătoarele sunt *CLS* care numără (contorizează) impulsurile aplicate la intrare și memorează rezultatul. Uzual numărătoarele se clasifică în funcție de următoarele caracteristici:

- **modul de codificare a informației:** binar, binar-zecimal, hexazecimal, exces 3, etc;
- **modul de comutare a elementelor de memorie:** sincrone, asincrone;
- **sensul de numărare:** directe, inverse, reversibile, ciclice.

Practic un numărător realizează, pentru un număr natural  $N$ , operația de identificare a claselor de resturi modulo  $C$  ( $\hat{0}, \hat{1}, \dots, \hat{c-1}$ ). În acest sens *modulul de numărare* este reprezentat de numărul de stări distincte ale numărătorului. De exemplu, un numărător modulo 10 (cu 10 stări distincte va avea aceeași stare, de exemplu 5, pentru oricare din următoarele numere aplicate la intrare.  $N=5, 15, 25, 35, \dots, 105, 115, \dots, 205, 315, \text{etc}$ . Numărul maxim înscris într-un numărător modulo  $c$  este  $c-1$ , deoarece pentru  $N=c$ , acesta va indica zero (în cazul numărătorului modulo 10, acest număr este 9).

Numărătoarele asincrone sunt cele la care informația de la intrare se propagă spre ieșire pas cu pas. Numărătoarele sincrone sunt caracterizate prin aceea că toți bistabilii care le compun basculează simultan funcție de informațiile aplicate la intrare și de semnalul de tact.

Numărătoarele în buclă sunt practic registre de deplasare a căror ieșire este conectată la intrare.

În continuare, ca exemplu, se prezintă un numărător asincron modulo 10 cu aducere la zero. Tehnica aducerii la zero, în cadrul realizării unui numărător modulo  $c$ , constă în următoarele:

- se lasă numărătorul să evolueze normal până la starea  $c-1$ ;
- la atingerea stării  $c$  se aplică un impuls de ștergere tuturor celulelor numărătorului.

Determinarea numărului de bistabili necesari pentru realizarea unui numărător se face din relația  $2^n \geq c$ , astfel încât pentru  $c = 10$  rezultă  $n=4$  bistabili.

Pentru numărătorul modulo 10, în figurile 3.46 și 3.47 evoluția respectiv diagramele de semnal asociate ieșirilor celor 4 bistabile.

Nr. Imp.	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
$Q_3$	0	0	0	0	0	0	0	0	1	1	0	0	0	0	0	0
$Q_2$	0	0	0	0	1	1	1	1	0	0	0	0	0	0	1	1
$Q_1$	0	0	1	1	0	0	1	1	0	0	0	0	1	1	0	0
$Q_0$	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
$Y$	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0

Fig. 3.46. Evoluția numărătorului decadic cu aducere la zero:  $Q_3, Q_2, Q_1, Q_0$ - ieșirile bistabilelor,  $Y$  – ieșirea de activare a ștergerii.




Fig. 3.47. Diagrame de timp pentru numărătorul decadic cu aducere la zero.

Din structura cuvântului binar asociat stării **10** rezultă  $Y = \overline{Q_1 \cdot Q_3}$ , astfel încât pentru numărător rezultă schema de realizare cu bistabile  $JK$  din figura 3.48.




Fig. 3.48. Numărător modulo 10 cu aducere la zero realizat cu CBB de tip JK.

În mod similar se pot obține și alte numărătoare asincrone utilizând tabelul de evoluție a stărilor numărătorului și sintetizând în mod corespunzător circuitul de aducere la zero.

Numărătoarele asincrone prezintă dezavantajul întârzierilor cumulate ale bistabilelor, care vor limita frecvența de lucru. Acest neajuns este eliminat prin utilizarea numărătoarelor *sincrone* la care bascularea tuturor CBB se produce concomitent. Cu titlu de exemplu în figura 3.49 se prezintă schema unui numărător decadic sincron realizat cu CBB de tip JK.




Fig. 3.49. Numărător sincron modulo 10 realizat cu CBB de tip JK.

### 3.3.4. Mașini cu algoritm de stare

O mașină cu algoritm de stare (*Algorithmic State Machine – ASM*) reprezintă un automat secvențial de tip *Mealy* sau *Moore* la care algoritmul de tranziție a stărilor este implementat de o structură combinațională de tip

ROM sau PLA. În figura 3.50 este prezentată o structură principală de ASM realizată cu o memorie ROM de 32 de octeți.

Starea actuală memorată într-un registru format din 4 bistabile<sup>16</sup> de tip *D* ale căror ieșiri se aplică intrărilor  $A_2 \dots A_5$  ale memoriei ROM. Cuvântul de ieșire  $D_0 \dots D_7$  este divizat în  $D_0 \dots D_3$  – *cuvântul de comandă* și  $D_4 \dots D_7$  – *cuvântul pentru starea următoare  $q'(t)$* . În fiecare dintre cele 16 stări există posibilitatea testării celor două intrări  $x_1$  și  $x_2$ .

La proiectarea unei ASM se are în vedere faptul că aceasta este destinată comenzii unui proces. Implementarea ASM presupune înscrierea programului de comandă format din cuvinte binare<sup>17</sup>, în secțiunea ROM sau PLA. Un exemplu de proces este cel aferent unei RALU (*Registers + Arithmetic Unit*).




Fig. 3.50. Structura principală a unei mașini cu algoritmul de stare.

Ansamblul RALU+ASM poate defini structura principală a unui microprocesor ilustrată în figura 3.51. Sarcinile procesorului decurg din instrucțiunile care sunt înscrise sub forma unui program într-o memorie exterioară procesorului.

<sup>16</sup> Pot fi realizate 16 stări distincte.

<sup>17</sup> Succesiunea de instrucțiuni binare se numește *microprogram* iar operațiunea de înscriere *microprogramare*.




Fig. 3.51. Structura de principiu a unui procesor.

Se consideră că o instrucțiune conține *Codul Operației* – *OP* care este introdus în *ASM* și un al doilea operand care este introdus în *RALU*<sup>18</sup>. Pe baza cuvântului asociat stării următoare, a condițiilor primite de la *RALU* și a *OP* se generează adresa din *ASM*. La această adresă se găsește o microinstrucțiune a cărei execuție presupune generarea semnalelor de comandă către unități subordonate.

<sup>18</sup> Se consideră că primul operand a fost adus anterior într-un registru special al *RALU* și anume *acumulatorul*.

## 4. SUBSISTEMELE UNUI CALCULATOR

### 4.1. Magistrale de comunicație

*4.1.1. Elemente definitorii ale unei magistrale*

*4.1.2. Magistrale sincrone*

*4.1.3. Magistrale asincrone*

### 4.2. Unitatea centrală de procesare (UCP)

*4.2.1. Structura și funcțiile UCP*

*4.2.2. Elemente de arhitectura a microprocesoarelor pe 8 biți*

*4.2.2.1. Conceptul de microprocesor*

*4.2.2.2. Nivelul 1 de caracterizare*

*4.2.2.3. Nivelul 2 de caracterizare*

*4.2.2.4. Nivelul 3 de caracterizare*

*4.2.2.5. Nivelul 4 de caracterizare*

*4.2.2.6. Nivelul 5 de caracterizare*

*4.2.3. Elemente de arhitectura a microprocesoarelor pe 16 biți*

### 4.3. Memoria calculatoarelor

*4.3.1 Structura ierarhică a memoriei*

*4.3.2 Memoria principală*

*4.3.3 Memoria cache*

*4.3.4 Memoria secundară*

### 4.4. Subsistemul intrare - ieșire

*4.4.1. Structura unui sistem de intrare – ieșire*

*4.4.2. Transferul datelor în sistemul intrare – ieșire*

*4.4.3. Echipamente periferice de intrare - ieșire*

## 4. SUBSISTEMELE UNUI CALCULATOR

### 4.1. Magistrale de comunicație

#### 4.1.1. Elementele defnitorii ale unei magistrale

Din punct de vedere conceptual magistrala ( $M$ ) reprezintă un mediu comun de comunicație între componentele unui sistem de calcul. Fizic magistrala este alcătuită dintr-un set de linii de semnal care facilitează transferul de date și sincronizarea între componentele sistemului.

În prezent pot fi identificate două clase mari de  $M$  și anume:

- *magistrale de sistem* dezvoltate pentru conectarea *UCP* la celelalte componente ale sistemului (exemplu: *MULTIBUS*, *ISA*, *EISA*, *PCI*);
- *magistrale specializate* destinate optimizării transferului de date cu un anumit tip de echipamente periferice (exemplu: *VESA*, *SCSI*, *GPIB*).

O magistrală se compune dintr-un set de semnale și un set de reguli care guvernează transferul de informații și accesul la mediul de comunicație.

Informațiile pot fi: *date*, *adrese*, *informații de control* și *sincronizare*, magistralele corespunzătoare putând fi denumite *magistrale de date*, *adrese sau comenzi*.

Regulile se referă la:

- caracteristicile fizice și electrice ale componentelor conectate pe magistrale (exemplu: niveluri de tensiune, curenți, încărcare, tip conectori etc.);
- secvența de generare a semnalelor necesare pentru efectuarea unui transfer;
- timpi limită pentru diferitele faze ale unui transfer și timpi de menținere a unui anumit semnal;
- intercondiționările funcționale și temporale între diferite tipuri de semnale.

În funcție de numărul semnalelor utilizate pentru transferul de date magistralele pot fi de două tipuri:

- *magistrale seriale (MS)*;
- *magistrale paralele (MP)*.

*MS* se utilizează rar ca mijloc de comunicație între componentele de bază ale unui calculator (unitate centrală, memorie, interfețe de I/E), datorită vitezei de transfer relativ scăzute.

Întrucât magistralele interne aferente unui calculator sunt practic în exclusivitate *MP* se vor face referiri la aceste tipuri de *M*. În accepțiunea *clasică* o asemenea *M* conține următoarele tipuri de semnale:

- *semnale de date* cu următoarele caracteristici:
  - semnale bidirecționale utilizate pentru transferul de date și de instrucțiuni;
  - la un moment dat o singură unitate poate să emită pe liniile de date;
  - numărul liniilor de date (8, 16, 32, 64) determină dimensiunea maximă a cuvântului de date care poate fi transferat la un moment dat și implicit viteza medie de transfer a magistralei;
- *semnale de adresă* cu următoarele caracteristici:
  - semnale unidirecționale utilizate pentru specificarea adresei modulului destinație sau sursă;
  - numărul de linii de adresă determină spațiul maxim de adresare permis de magistrală (de exemplu o magistrală cu 24 linii de adresă permite adresarea într-un spațiu cu  $2^{24}=16\text{ Mlocații}$ );
- *semnale de comandă* – utilizate pentru specificarea direcției de transfer (exemplu dinspre sau spre procesor) și a tipului de modul adresat (exemplu: modul de memorie, modul de I/E, etc.);
- *semnale de control* – utilizate pentru reglarea condițiilor de transferare a datelor (exemplu: temporizarea deschiderii/închiderii amplificatoarelor de magistrală);
- *semnale de întrerupere* – permit semnalizarea unor evenimente interne sau externe și implicit determină întreruperea execuției programului curent;
- *semnale de tact* – utilizate pentru sincronizare și pentru generarea unor semnale de frecvență prestabilită;



- *semnale de control a accesului* – folosite pentru arbitrarea și controlul accesului pe magistrală (în cazul magistralelor *multimaster*);
- *semnale de alimentare* – folosite pentru alimentarea modulelor sistemului.

Magistralele pot fi clasificate după mai multe criterii și anume:

**a. după modul de lucru (în raport cu semnalul de tact):**

- *magistrale sincrone* – la care ciclurile de transfer sunt direct corelate cu semnalul de tact.

- *magistrale asincrone* – la care nu există o legătură directă între evoluția în timp a unui ciclu de transfer și tactul sistemului (majoritatea magistralelor actuale - *ISA, EISA, MULTIBUS* etc.– lucrează pe acest principiu);

**b. după numărul de unități master conectate la magistrală:**

- *magistrale unimaster* – există un singur modul master pe magistrală și în consecință nu este necesar un mecanism de arbitrare (*modul master* – poate iniția un transfer cu magistrala, *modul slave* – modul care poate fi comandat în timpul unui ciclu de transfer, neavând elemente pentru controlul magistralei);

- *magistrale multimaster* – permit conectarea mai multor unități master pe același tronson de magistrală; în acest sens magistrala va trebui să conțină semnale de arbitrare și un protocol de transfer al controlului pe magistrală (exemplu *MULTIBUS*);

**c. după modul de realizare a transferului de date:**

- *magistrale cu transfer prin cicluri (secvențiale)* – ciclurile de transfer se desfășoară secvențial, la un moment dat cel mult un ciclu este în desfășurare (majoritatea magistralelor folosesc acest principiu de transfer);

- *magistrale tranzacționale* – transferul de date se desfășoară prin *tranzacții* (o tranzacție este divizată în mai multe faze, iar mai multe tranzacții se pot desfășura simultan cu condiția să se afle în faze diferite).

### 4.1.2. Magistrale sincrone

După cum s-a menționat la aceste tipuri de magistrale ciclurile de transfer sunt direct corelate cu semnalul de tact. Pentru a explica modul în care se realizează transferul vom considera o magistrală la care citirea unui cuvânt din memorie necesită trei *cicluri magistrală*  $T_1$ ,  $T_2$ ,  $T_3$  cu o durată  $3T$ ,  $T$  fiind perioada ceasului (figura 4.1).

În ciclul  $T_1$  *Unitatea Centrală de Procesare (UCP)* depune adresa cuvântului pe liniile de adrese. După stabilizarea adresei la noua valoare, se activează semnalele  $\overline{MREQ}$  (**M**emory **RE**quest – cerere acces la memorie) și  $\overline{RD}$  (**ReaD** operație de citire). Memoria decodifică adresa în ciclul  $T_2$  și depune data pe magistrală în ciclul  $T_3$ . Pe frontul descrescător al ceasului din ciclul  $T_3$ , *UCP* strobează (citește) liniile de date, memorând valoarea într-un registru intern. După citire *UCP* dezactivează semnalele  $\overline{MREQ}$  și  $\overline{RD}$ , după care, de la frontul crescător al ceasului poate începe un nou ciclu.




Fig. 4.1. Ciclul de citire la o magistrală sincronă.

Semnificațiile timpilor marcați în figura 4.1 sunt următoarele:

-  $T_{AD}$  este intervalul de timp de la începutul ciclului  $T_1$  până la depunerea adresei (este limitat superior);

-  $T_{DS}$  (*Data Setup*) – intervalul de la depunerea datei până la frontul descrescător al ceasului din ciclul  $T_3$  (este limitat inferior);

-  $T_M$  – intervalul de la depunerea adresei până la activarea semnalului  $\overline{MREQ}$  (este limitat inferior) ; acest timp este important dacă semnalul  $\overline{MREQ}$  se utilizează la selecția circuitului de memorie, deoarece anumite memorii necesită un timp de stabilizare a adresei până la selecție;

-  $T_{ML}$ ,  $T_{RL}$  – intervalele de la frontul descrescător al ceasului din ciclul  $T_1$  până la activarea semnalelor  $\overline{MREQ}$  respectiv  $\overline{RD}$  (cei doi timpi sunt limitați superior pentru ca cele două semnale să fie activate într-un anumit timp de la mijlocul ciclului  $T_1$ ;

-  $T_{MH}$ ,  $T_{RH}$  – timpul după care trebuie dezactivate semnalele  $\overline{MREQ}$  și  $\overline{RD}$  după citirea datei (limitați superior);

-  $T_{DH}$  – timpul cât trebuie menținută data pe magistrală după dezactivarea semnalului  $\overline{RD}$ .

Pe lângă ciclurile de citire și scriere, unele magistrale permit și transferuri pe blocuri. Dacă se lansează o cerere de citire a unui bloc, dispozitivul *master* indică celui *slave* numărul de octeți care urmează a fi transferați (de exemplu în ciclul  $T_1$ ). Dispozitivul *slave* transmite un octet în timpul fiecărei ciclu, până când contorul asociat transferului ajunge la zero.

Magistralele sincrone prezintă unele dezavantaje cum ar fi:

- posibile întârzieri în situația în care un transfer nu se termină după un număr întreg de cicluri (trebuie să se aștepte sfârșitul de ciclu);

- existența unei unice viteze (dacă la o magistrală se conectează dispozitive cu viteze diferite viteza trebuie aleasă după dispozitivul cel mai lent, cele rapide în raport cu acesta fiind întârziate);

- după alegerea duratei unui ciclu de magistrală este dificil să se utilizeze dispozitive cu îmbunătățirile tehnologice (de exemplu dacă în timp vor fi disponibile memorii mai rapide, cu toate că vor putea fi utilizate ele vor funcționa la aceeași viteză ca cele vechi deoarece protocolul M cere memoria să depună datele cu  $T_{DS}$  înaintea frontului căzător al ceasului din ciclul  $T_3$ .

### 4.1.3. Magistrale asincrone

Magistralele asincrone elimină neajunsurile magistrelor sincrone deoarece în locul semnalului de ceas se utilizează un protocol logic între emițător și receptor (*handshake*). În figura 4.2 este ilustrată diagrama de semnale aferentă unui protocol de citire din memorie.




Fig. 4.2. Operație de citire la o magistrală asincronă.

Pentru operația de citire, după depunerea adresei și activarea semnalelor  $\overline{MREQ}$  și  $\overline{RD}$  dispozitivul *master* activează semnalul  $\overline{MSYN}$  (*Master SYNchronization*). După detectarea acestui semnal dispozitivul *slave* depune data și activează apoi semnalul  $\overline{SSYN}$  (*Slave SYNchronization*) semnalând *disponibilitatea* datei.

Dispozitivul *master* detectează activarea semnalului  $\overline{SSYN}$  memorează data și apoi dezactivează liniile de adrese, împreună cu semnalele  $\overline{MREQ}$ ,  $\overline{RD}$  și  $\overline{MSYN}$ , dezactivarea acestuia din urmă marcând terminarea ciclului.

Dispozitivul *slave* detectează dezactivarea lui  $\overline{MSYN}$  și la rândul dezactivează și invalidează datele, ajungându-se în starea inițială cu toate semnalele dezactivate în așteptarea unui nou ciclu.

Sintetic acțiunile aferente protocolului sunt:

1. se activează  $\overline{MSYN}$ ;
2. se activează  $\overline{SSYN}$  ca răspuns la activarea lui  $\overline{MSYN}$ ;
3.  $\overline{MSYN}$  este dezactivat ca răspuns la activarea lui  $\overline{SSYN}$ ;
4.  $\overline{SSYN}$  este dezactivat ca răspuns la activarea lui  $\overline{MSYN}$ .

Cu toate că magistralele asincrone rezolvă o parte din neajunsurile celor sincrone, totuși cele mai răspândite sunt acestea din urmă. Motivul este că necesite mai puține linii, realizarea este mai simplă și în consecință sunt mai ieftine.

## 4.2. Unitatea centrală de procesare (UCP)

Unitatea centrală de prelucrare reprezintă cel mai important subsistem al unui sistem de calcul numeric care efectuează operațiile esențiale de prelucrare a datelor și coordonează activitatea celorlalte subsisteme.

### 4.2.1. Structura și funcțiile UCP

Sintetic spus *UCP* asigură disponibilitățile de calcul și de comandă a echipamentului numeric. Pornind de funcțiile menționate, *UCP* este structurată în trei diviziuni și anume *memorare*, *calcul*, *comandă*.

*Diviziunea de memorare* este reprezentată de *registrele generale (RG)* care au rolul unor locații rapide de memorie în care se păstrează date utilizate de către program, rezultate intermediare, operanzi etc.

De asemenea *RG* pot fi implicate în operații elementare cum ar fi: rotație, deplasare, incrementare, decrementare, încărcare paralelă sau serială, ștergere.

În principiu *RG* pot fi organizate în două moduri și anume:

- registre *conectate direct*;
- registre *conectate prin magistrala internă a UCP* (figura 4.3).

Primul mod de organizare permite transferul simultan al datelor între mai multe registre, în timp ce al doilea tip permite efectuarea la un moment dat a unui singur transfer ceea ce atrage după sine ocuparea magistralei interne a procesorului. În rândul *RG* poate fi încadrat și registrul *Acumulator* utilizat în operațiile aritmetico-logice și care păstrează un

operand și rezultatul operației. După cum se va vedea, din punct de vedere funcțional Acumulatorul poate fi mai bine încadrat în *Unitatea aritmetică de procesare*.




Fig. 4.3. Organizarea registrelor generala la o UCP.

### Diviziunea de calcul (Unitatea Aritmetică și Logică – UAL)

UAL reprezintă un subsistem al UCP care efectuează operațiile aritmetice și logice elementare. Operațiile pot fi efectuate *paralel*, când se prelucrează simultan toți biții unui cuvânt, sau *paralel - serie* când se prelucrează simultan biții unei zone a cuvântului transmis serial. Durata unei operații (cu excepția înmulțirii și împărțirii) este egală cu durata unui ciclu al procesorului.

UAL preia operanzii pe care îi prelucrează, din memorie sau din registre, rezultatele fiind transmise înapoi în memorie sau în mediul extern prin intermediul subsistemului de intrare-ieșire. În general o UAL primește doi operanzi și un cod al operației și furnizează un rezultat și eventuale informații despre acesta (condiții / indicatori), conform reprezentării din figura 4.4.




Fig. 4.2. Caracterizarea informațională a unei UAL.

Elementul de bază al unei UAL este un sumator ale cărui caracteristici determină performanțele întregii unități. În figura 4.5 se prezintă o schemă principală de structură a unei UAL în virgulă fixă.




Fig. 4.5. Structura principală a unei UAL.

Cei doi operanzi  $X$  și  $Y$  sunt furnizați paralel și încărcăți în registrele  $R1$  și  $R2$ . Funcție de valoarea bitului  $OP$  se poate realiza operația  $X+Y$  sau  $X-Y$  astfel:

- dacă  $OP = 0$  se face adunarea  $X+Y+0$ , caz în care intrarea de transport în sumator este nulă ( $t_{in} = OP = 0$ );
- dacă  $OP = 1$  se face adunarea  $X+Y+1$  ( $t_{in} = OP = 1$ ), deci ținând cont că numerele sunt reprezentate în *complement față de 2*, se face scăderea  $X-Y$ .

Furnizarea lui  $Y$  sau  $-Y$  se face prin intermediul multiplexorului  $MUX$ . În schemă mai există o logică de tip combinațional  $IND$  care permite poziționarea bistabililor  $T, D, Z, P, S$  numiți indicatori de condiție.

- **T (Transport)** –  $T=1$  dacă a apărut un transport la o operație de adunare sau un împrumut la o operație de scădere (la rangul cel mai semnificativ).
- **D (Depășire)** –  $D=1$  dacă rezultatul este prea mare în modul pentru a putea fi reprezentat; dacă rezultatul este corect  $D=0$ .
- **Z (Zero)** –  $Z=1$  dacă rezultatul este nul, altfel  $Z=0$ .
- **P (Paritate)** –  $P=1$  dacă rezultatul conține un număr par de biți 1, altfel  $P=0$ .
- **S (Semn)** –  $S=1$  dacă rezultatul este negativ, altfel  $S=0$ .

În ceea ce privește operația de înmulțire, pentru un număr redus se poate realiza cu o logică de tip combinațional, următorul exemplu fiind edificator pentru  $X = x_2 x_1 x_0$  și  $Y = y_2 y_1 y_0$ .

$$\begin{array}{r}
 x_2 \quad x_1 \quad x_0 \cdot \\
 \hline
 y_2 \quad y_1 \quad y_0 \\
 \hline
 x_2 y_0 \quad x_1 y_0 \quad x_0 y_0 \\
 x_2 y_1 \quad x_1 y_1 \quad x_0 y_1 \\
 \hline
 x_2 y_2 \quad x_1 y_2 \quad x_0 y_2
 \end{array}$$

Obținerea produselor de mai sus se poate face într-o structură combinațională de tipul celei din figura 4.6.




Fig. 4.6. Structură pentru calculul produselor parțiale.



Produsele parțiale  $x_i y_j$  ( $i=1 \dots 3, j=1 \dots 3$ ) se aplică unei rețele de sumatoare de tipul celei reprezentate în figura 4.7, rezultând în final produsul pe 6 biți.




Fig. 4.7. Rețea de sumatoare pentru obținerea produsului pe 6 biți.

### Diviziunea de comandă (Unitatea de Comandă – UC)

UC realizează supervizarea resurselor sistemului de calcul, supervizare care presupune:

- obținerea de informații în legătură cu starea acestor resurse;
- generarea semnalelor de comandă în vederea execuției instrucțiunilor.

Exercitarea funcțiilor, determină prezența principală în UC a următoarelor elemente:

- **RI** (Registrul de Instrucțiuni);
- **RS** (Registrul de Stare);
- **NP** (Numărătorul de Program);
- **GF** (Generatorul de Faze);
- **DI** (Decodificatorul de Instrucțiuni);
- **GT** (Generatorul de Tact);
- **BCC** (Blocul Circuitelor de Comandă).

Toate operațiile elementare (**microoperații**) care se execută pe parcursul unei instrucțiuni sunt comandate de către semnalele generate de

către *BCC (microcomenzi)*. Microcomenzile sunt trimise *elementelor de execuție* din structura calculatorului respectiv: *registre, UAL, memorie, porturi, etc.* care realizează operații elementare cum ar fi: *înscrisoare, validare ieșire, ștergere, deplasări, etc.* Execuția unei instrucțiuni, presupune o succesiune de microoperații, iar toate microoperațiile care se execută la un moment dat se constituie într-o **fază a instrucțiunii**.

Celelalte entități evidențiate în structura *UC* participă la execuția unei instrucțiuni după cum urmează:

- **NP** conține adresa instrucțiunii aflate în execuție;
- **RI** conține codul (parțial sau total) instrucțiunii care urmează a se executa;
- **GF** construiește succesiunea de faze necesară pentru execuția instrucțiunii al cărui cod se găsește în *RI*; generarea fazei următoare în cadrul unei succesiuni este determinată de trei elemente și anume:
  - a - faza curentă;
  - b - tipul instrucțiunii;
  - a) conținutul registrului de stare **RS**;
- **RS** păstrează informații despre modul de efectuare a operațiilor comandate de către *BCC*;
- **GT** generează cadență schimbărilor de stare pentru toate circuitele secvențiale din structura calculatorului.

Execuția unei instrucțiuni se face în cadrul următoarei secvențe de pași care se constituie în *ciclul de extragere – decodificare - execuție*:

- 1 – extrage codul instrucțiunii curente din memorie (de la adresa conținută în **NP**) și îl depune în **RI**;
- 2 - modifică conținutul **NP**, în sensul înscrierii în acesta a adresei următoarei instrucțiuni ce urmează a se executa;
- 3 – determină tipul instrucțiunii al cărui cod a fost extras în **RI**;
- 4 – dacă instrucțiunea necesită date din memorie, se determină adresele acestora;
- 5 – în situația în care sunt necesare date acestea sunt extrase în registrele generale ale *UC*;
- 6 – execută instrucțiunea;
- 7 – înscrie rezultatele instrucțiunii în locul specificat de instrucțiune;
- 8 – se reia pasul **unu** pentru următoarea instrucțiune.

**Formatul instrucțiunilor și moduri de adresare**

Instrucțiunile se găsesc în memorie și pot ocupa una sau mai multe locații de memorie, din care prima conține întotdeauna codul operației *CO* (figura 4.8). În comentariile care vor urma se vor avea în vedere instrucțiunile specifice limbajului de asamblare.

În general *codul instrucțiunii* conține următoarele informații necesare interpretării și execuției sale de către *UC*:

a. **codul operației** specifică tipul operației efectuate de către instrucțiune: *transfer, deplasare, operație aritmetică sau logică etc.*;

b. **operanzii** asupra cărora operează instrucțiunea (în instrucțiune se specifică *datele, adresa lor, sau modul în care se determină adresa*);

c. **modul** în care se efectuează instrucțiunea (de exemplu se specifică modul de interpretare a informației referitoare la operanzi).




Fig. 4.8. Formate de instrucțiuni: a – fără adresă, b,c,d – cu una două sau trei adrese.

- *Instrucțiunile fără adresă* operează cu date din registre implicite (exemplu registrul acumulator).
- *Instrucțiunile cu o adresă* operează cu date din acumulator ca registru implicit și un registru sau o dată din memorie.
- *Instrucțiunile cu două adrese* sunt de tipul registru-registru, registru-memorie, sau memorie-memorie (operează cu date din două registre, un registru și memorie sau din memorie).
- *Instrucțiunile cu trei adrese* specifică pe lângă adresele celor doi operanzi și pe cea a rezultatului, care poate fi plasat de asemenea în registre sau memorie.

Modurile de adresare indică practic maniera de specificare a operandilor sau a adresei rezultatului. În continuare vor fi prezentate câteva moduri de adresare.

- Adresarea imediată

Codul instrucțiunii conține valoarea operandului numit în acest caz **operand imediat**. Operandul este adus din memorie *imediat* împreună cu codul instrucțiunii, în care este inclus imediat.

- Adresarea directă

Codul instrucțiunii conține adresa efectivă (sau offsetul în cadrul existenței segmentelor) la care se află operandul în memorie.

- Adresarea registru

Acest mod de adresare reprezintă o variantă a *adresării directe*, în care operandul (operandii) sunt conținuți în registrele de uz general ale microprocesorului în loc de memorie. Deoarece numărul de registre de uz general este relativ redus, adresa unui registru se poate codifica pe un câmp de 3-4 biți funcție de numărul de registre. În acest fel *adresele* pot fi incluse în chiar codul instrucțiunii, ceea ce face ca instrucțiunea să fie scurtă (un singur cuvânt) aspect cu consecințe benefice în ceea ce privește vitezele de execuție.

- Adresarea indirectă

În cazul *adresării indirecte* câmpul adresă din instrucțiune specifică adresa locației de memorie sau registrului care conține nu operandul *ci adresa operandului*.

- Adresarea indexată

La adresarea indexată adresa datei care se va utiliza de către instrucțiune se obține prin adunarea conținutului *registrului index* specificat cu o valoare numerică (constantă) de asemenea specificată.

Adresarea indexată este utilizată la prelucrarea unor structuri de date plasate succesiv în memorie. Constanta reprezintă adresa de început a structurii de date, iar conținutul registrului index este adresa relativă în structură a fiecărui octet sau cuvânt.

- Adresarea bazată

În cadrul adresării bazate adresa operandului se obține ca sumă dintre o constantă și conținutul unui registru special numit *registru bază*, adresa conținută de acesta fiind numită *adresă de bază*. Spre deosebire de

adresarea indexată nu are loc autoincrementarea sau autodecrementarea registrului de bază, conținutul acestuia (*adresa de bază*) putându-se face numai explicit prin program.

- Adresarea stivă

Stiva reprezintă o zonă de memorie în care se înscriu date potrivit strategiei *LIFO (Last Input First Output)*. O stivă este caracterizată de două adrese importante și anume *Baza și Vârful stivei*. Această ultimă adresă este înscrisă într-un registru dedicat al microprocesorului numit *Stack Pointer*. Instrucțiunile de lucru cu stiva *Push (pentru depunere)* și *Pop (pentru extragere)* nu necesită un câmp de adresă și ca urmare execuția acestora este rapidă.

- Adresarea combinată

În programe se utilizează combinații ale modurilor de adresare prezentate cum ar fi: *bazată indexată, indirectă indexată, etc.*

## **4.2.2. Elemente de arhitectura a microprocesoarelor pe 8 biți**

### **4.2.2.1. Conceptul de microprocesor**

Microprocesorul ( $\mu P$ ) reprezintă o unitate centrală de procesare realizată pe un singur circuit logic (*chip*). Practic  $\mu P$  este un sistem de o maximă complexitate, reprezentat din punct de vedere funcțional printr-o structură formată *din elemente secvențiale și combinaționale*. Caracteristica specifică a unui  $\mu P$ , în raport cu o configurație clasică, este reprezentată de flexibilitatea sa la nivel software. Aceasta face ca implementarea unei structuri logice pentru o aplicație dată să nu reprezinte o intervenție la nivel hardware ci să se reducă la implementarea unui program specific.

Termenul de *microprocesor* a fost introdus de firma Intel în anul 1972 și este legat de realizarea de către această firmă a primelor  $\mu P$ .

Pentru a putea caracteriza un  $\mu P$  se reamintesc funcțiile de bază ale unui calculator numeric și anume:

- funcția de *INTRARE* care permite conectarea lumii exterioare la sistem;
- funcția de *IEȘIRE* care permite conectarea sistemului la lumea exterioară;

- funcția de *MEMORARE* care asigură păstrarea datelor și a instrucțiunilor programului;
- funcția *ARITMETICO - LOGICĂ* ce permite efectuarea operațiilor de calcul (aritmetice și logice) în sistem;
- funcția de *CONTROL* care grupează totalitatea operațiilor de secvențializare și coordonare în cadrul sistemului.

Celor cinci funcții le corespund tot atâtea secțiuni care nu sunt însă integral acoperite de către *UCP* ( $\mu P$ ). În general secțiunile de intrare-ieșire și memoria sunt în mare măsură exterioare  $\mu P$ . După cum se observă din figura 4.9 secțiunile *aritmetico-logică* și *control* sunt integrate în  $\mu P$ .




Fig. 4.9. Structura funcțională și fluxul de informație într-un sistem cu microprocesor

Uzual, informația este adusă prin intermediul funcției de *INTRARE* în memoria sistemului. Din memorie, informația (instrucțiuni și date) este citită și decodificată, executându-se secvențial instrucțiunile programului. Rezultatele sunt apoi transferate, prin intermediul funcției *IEȘIRE* în afara sistemului. Toate operațiile, a căror înlănțuire temporală este redată simplificat în figura 4.10, sunt coordonate prin atribute ale funcției *CONTROL*.

În intervalul  $T_1$  informația (instrucțiuni și date) se memorează activându-se secțiunile *intrare și memorie*. În  $T_2$  codul este preluat din memorie și executat iar în  $T_3$  cu ajutorul funcției *ieșire* rezultatele sunt transferate în memorie.

După cum s-a arătat, totalitatea informației (instrucțiuni, date, rezultate) se memorează și se prelucrează în formă binară. Ele trebuie să fie *interpretabile* în mod unic de către  $\mu P$ , prezentându-se din acest motiv într-un format specific. Acest format conține o combinație de lungime fixă de simboluri binare care constituie *cuvinte de instrucțiuni* respectiv *cuvinte de date*.

Unitate	Funcții		
	Citire	Prelucrare	Ieșire
Intrare	activare		
Memorie		activare	
UAL		activare	
Ieșire			activare
	$T_1$	$T_2$	$T_3$

Fig. 4.10. Secvențierea operațiilor într-un sistem numeric cu microprocesor

În continuare se va descrie schema bloc funcțională a unui  $\mu P$  standard al cărui cuvânt de date are lungimea 8 biți ( $\mu P8$ ). Noțiunea *standard* se referă la faptul că  $\mu P$  îndeplinește rolul *UCP* într-o mașină de tip von Neumann. După cum s-a arătat asemenea mașină este structurată în trei unități (*UAL*, *memorie*, *dispozitive de intrare / ieșire*) care comunică între ele printr-o unică magistrală cu secțiuni de *date*, *adrese* și *comenzi*.

Presupunând existența unui program stocat în memorie al cărui sfârșit este marcat de o variabilă logică *SFP* inițializată cu **1**, structura  $\mu P8$  rezultă din necesitatea execuției programului conform următorului algoritm:

**Repetă**

- adresare și aducere din memorie a codului;
- decodificare instrucțiune;
- execuție instrucțiune;

până când  $SFP=0$ .

Pornind de la această secvențiere structura unui  $\mu P8$  va fi descrisă pe 5 niveluri de detaliere.

#### 4.2.2.2. Nivelul 1 de caracterizare

Acest nivel corespunde registrelor tampon de date (RTD) și adrese (RTA). Acestea apar la interfața  $\mu P$  cu magistrala de date (MD) și respectiv de adrese (MA), figura 4.11.




Fig. 4.11. Nivelul 1 de detaliere al unui  $\mu P8$ .

RTD este bidirecțional ca și MD și are lungimea egală cu a acesteia (8 biți). O informație provenită din  $\mu P$  este disponibilă unităților conectate la MD numai după înscrierea acesteia în RTD. Invers, o informație destinată  $\mu P$  este accesibilă acestuia tot numai după înscrierea în RTD.

RTA este unidirecțional și are lungimea impusă de caracteristicile unității de control a adresării memoriei. RTA are rolul de a menține ferm pe MA adresa furnizată de UCP până la localizarea corectă a informației în memorie sau în porturile intrare-ieșire. În acest context portul reprezintă o adresă de memorie care identifică circuitul fizic utilizat la transferul informației între  $\mu P$  și periferic.

Atât RTD cât și RTA sunt transparente pentru utilizator, acestea nefiind atribute de arhitectură.



### 4.2.2.3. Nivelul 2 de caracterizare

Acestui nivel îi sunt asociate registrele generale (RG). Acestea reprezintă practic memoria internă a  $\mu P$  și constituie nivelul de memorie cel mai rapid adresabilă într-un sistem. Funcția lor este de stocare temporară a datelor (operanzi și rezultate). După cum se observă din figura 4.12, accesul fizic pentru citire din și pentru scriere în RG se face prin intermediul unui multiplexor (MUX) și a unui demultiplexor (DMUX) cu ajutorul cărora se selectează registrul dorit.




Fig. 4.12. Nivelul 2 de detaliere al unui  $\mu P8$ .

După cum se observă din figura 4.12, legătura internă dintre RTD și RG este realizată prin *magistrala internă de date (MID)* care constituie o prelungire a magistralei de date (MD) a sistemului în interiorul  $\mu P$ . La MID se vor conecta toate blocurile interne care au acces la informația vehiculată prin MD.

Numărul de RG și lățimea MID constituie criterii de performanță pentru orice  $\mu P$ . În ceea ce privește lățimea MID, nu este obligatoriu ca aceasta să fie egală cu a MD externe. RG sunt în totalitate la dispoziția utilizatorului ele constituind *elemente de arhitectură*.

De exemplu  $\mu P$  8080<sup>1</sup>, are un număr de 6 RG pe câte 8 biți, B, C, D, E, H, L care pot fi utilizate ca atare dar și în perechi, pentru a forma 3 registre de 16 biți (B-C denumit registrul B, D-E denumit registrul E și H-L care constituie registrul H).

<sup>1</sup> Microprocesor de referință pe 8 biți realizat de firma Intel.

4.2.2.4. Nivelul 3 de caracterizare

Acest nivel corespunde unității aritmetice de procesare (UAP).  
 Acest bloc funcțional, a cărui structură este prezentată în fig. 4.13, reprezintă suportul activității de prelucrare a datelor.




Fig. 4.13. Nivelul 3 de caracterizare a unui μP8:

UAL - unitate aritmetico - logică; A - registru acumulator; RF - registru al fanioanelor; C - fanion (indicator) de transport; RD - registru de deplasare; UCAM - unitate de control a adresării memoriei.

După cum s-a arătat, UAL reprezintă un circuit combinațional care asigură realizarea unor funcții aritmetice (*adunare, scădere, complementare față de 2, incrementare, decrementare, ajustare zecimală etc.*) și logice (*SI, SAU, NICI, NUMAI, SAU EXCLUSIV, complementare față de 1, etc.*).

Tipul și numărul funcțiilor realizate de UAL constituie un criteriu de performanță al μP care se reflectă într-un atribut de arhitectură și anume *subsetul de instrucțiuni de prelucrare a datelor*. În afara intrărilor și ieșirilor de date, UAL mai are și intrări de selecție a funcțiilor, care însă nu sunt reprezentate în figura 4.13.

*Acumulatorul (A)* este un registru asemănător cu cele din setul de registre generale. Prin definiție A conține un operand al UAL și în urma efectuării prelucrării, rezultatul. Având în vedere această dublă

funcționalitate a *A*, precum și caracterul combinațional al *UAL*, structura din figura 4.13 este nefuncțională datorită faptului că *UAL* se alimentează la infinit cu rezultatul propriei prelucrări. Eliminarea acestei situații critice se face prin includerea în structură a unui acumulator și a unui registru, ambele temporare, evidențiate în figura 4.14. Cei doi operanzi sunt menținuți în registrele temporare până când rezultatul prelucrării se înscrie în acumulator. Cele două registre temporare sunt complet transparente pentru utilizator, ele neconstituind elemente de arhitectură.




Fig. 4.14. Registre temporare aferente *UAL*:  
*AT* - acumulator temporar;  
*RT* - registru temporar.

*Fanioanele (indicatorii de condiție)* reprezintă bistabili pentru memorarea unor condiții speciale apărute în funcționarea  $\mu P$  și în special a *UAL*. Ele pot fi grupate într-un registru al fanioanelor, accesibil utilizatorului.

În figura 4.15 se prezintă conținutul acestui registru pentru  $\mu P$  INTEL 8080, reprezentativ pentru clasa  $\mu P8$ , în care semnificațiile fanioanelor sunt următoarele:

- *S (SIGN)* - are valoarea **1** dacă rezultatul prelucrării din *A* este pozitiv (bitul cel mai semnificativ este **1**), altfel *S* are valoarea **0**;
- *Z (ZERO)* - este pus în **1** dacă în urma prelucrării, *A* conține valoarea **0**, altfel *Z* este **0**;
- *P (PARITY)* - are valoarea **1** dacă în urma execuției unei instrucțiuni, *A* conține un număr par de **1**, altfel *P* este **0**;

- *C (CARRY)* - este **1**, dacă din *A* s-a efectuat un transport, altfel *C* este **0**.

- *AC (AUXILIARY CARRY)*<sup>2</sup> - este **1** în condițiile existenței unui transport dinspre bitul 3 spre bitul 4 al *A*, altfel *AC* este **0**.




Fig. 4.15. Structura registrului fanioanelor pentru  $\mu P$  8080.

Fanioanele joacă un rol important în structurarea programelor, întrucât instrucțiunile de salt condiționat testează starea acestora. *RF* constituie element de arhitectură, iar numărul de fanioane un criteriu de performanță pentru  $\mu P$ . Uzual *A* și *RF* se asamblează într-un unic registru de 16 biți cunoscut sub denumirea de *registru PSW (Programm Status Word)*.

*Registrul de deplasare (RD)* permite realizarea rapidă a operațiilor de înmulțire (deplasare dreapta) și împărțire (deplasare stânga) cu puteri ale lui 2. Deplasările presupun de regulă salvarea bitului extrem (0 sau 7) în fanionul *C*. O variantă interesantă o reprezintă *rotația* în care conținutul fanionului *C* este înscris în celălalt bit extrem al *RD*. În figura 4.16 sunt evidențiate cele două maniere de realizare a deplasării.

*RD* nu este un atribut de arhitectură, el este implicit utilizat de instrucțiunile specifice ale  $\mu P$ , dar nu are acces nemijlocit la acest registru special.

O secvență de utilizare implicită a *RD* ar putea fi următoarea:

- 1 - se selectează registrul care conține operandul;
- 2 - conținutul acestuia este adus pe *MID*;
- 3 - se înscrie operandul în *RD*;
- 4 - se comandă acestuia funcția de deplasare dorită;
- 5 - conținutul *RD* (deplasat) este transferat pe *MID*;
- 6 - se selectează din nou registrul de la pasul 1;
- 7 - se înscrie în acesta rezultatul operației de deplasare care ia locul operandului inițial.

<sup>2</sup> Indicatorul *AC* este utilizat pentru corecția zecimală la adunarea a două numere în cod *BCD* în sensul celor prezentate în Capitolul 2.





Fig. 4.16. Modalități de realizare a deplasării spre stânga:  
a - simplă; b- rotație.

Funcționarea *RD* este posibilă, dacă acesta este conectat la fanionul *C*, aspect evidențiat și de fig. 4.13.

#### 4.2.2.5. Nivelul 4 de caracterizare

Acest nivel este dedicat unității de control a adresării memoriei (*UCAM*). Această unitate realizează încărcarea unei adrese în *RTA* în vederea localizării unei informații în memoria sau porturile calculatorului. Formarea adresei este în strânsă concordanță cu modul de parcurgere a programului și cu localizarea codului și operanzilor, așa cum reiese din reprezentarea de mai jos.



Realizarea acestor funcții, implică existența în structura UCAM, în totalitate sau nu, a următoarelor elemente principale:

- numărător de program;
- indicator de stivă;
- registru index,

pentru care în figura 4.17 se prezintă o posibilitate de interconectare.




Fig. 4.17. Structura posibilă a unei unități de control a adresării memoriei: PC – registru numărator de program; SP - registru indicator de stivă; IX – registre index; S - sumator; ID - circuit de incrementare/decrementare; MUX, DMUX – multiplexoare, demultiplexare; MIA - magistrală internă de adrese.

- Numărătorul de program (PC-Programm Counter) conține adresa fizică (AF) a instrucțiunii care va fi executată. AF reprezintă forma sub care se furnizează o adresă pe magistrala de adrese pentru a se face identificarea fizică a locației de memorie vizate.

Lungimea *PC* impune capacitatea maximă a memoriei ce poate fi adresată în sistem. Uzual pentru un  $\mu P8$ , *PC* are 16 biți de unde rezultă o hartă a memoriei direct adresabile de  $2^{16}=65536$  octeți = 64KB (1 Koctet = 1 Kbyte = 1024 octeți).

Adresarea secvențială a memoriei presupune transmiterea conținutului registrului *PC* (respectiv a adresei locației adresate) pe calea *MUX2 – MUX4* la *RTA*, urmată de incrementarea *PC* de către circuitul *ID*.

Pentru efectuarea unui salt *RTA* se încarcă prin *MUX4* cu noua adresă (care însoțește codul instrucțiunii ce urmează a se executa). Concomitent *PC* se va încărca prin *DMUX2* cu aceeași adresă, de unde își va continua funcționarea secvențială.

*PC* nu este un atribut de arhitectură, programatorul neputând modifica direct conținutul acestuia.

- *Indicatorul de stivă (SP - Stack Pointer)*. După cum s-a arătat stiva (*Stack*) reprezintă o structură de date utilizată pentru păstrarea temporară a datelor, organizată pe principiul **LIFO** (**L**ast **I**nput - **F**irst **O**utput — ultimul intrat - primul ieșit). Poziția ocupată în stivă de ultimul element introdus constituie vârful stivei, încărcarea și descărcarea acesteia putându-se efectua numai prin acest punct.




Fig. 4.18. Încărcarea și descărcarea unei stive:  
*PSW* - registrul stare program; *B,C,D* - registre duble.

Încărcarea și descărcarea stivei se realizează prin instrucțiuni specifice (*PUSH* pentru scriere în stivă, *POP* pentru extragere din stivă). De exemplu pentru situația din figura 4.18 succesiunea de instrucțiuni este următoarea:

*PUSH PSW*;   înscrie în stivă conținutul *PSW*  
*PUSH B*;      idem *B*  
*PUSH D*;      idem *D*  
*PUSH H*;      idem *H*  
 :  
*POP H*;        extrage din stivă conținutul *H*  
*POP D*;        idem *D*  
*POP B*;        idem *B*  
*POP PSW*;     idem *PSW*

(reamintim că *PSW*, *B*, *D*, *H* sunt registre duble pe câte 16 biți).

*SP* conține adresa curentă a vârfului stivei (prima locație liberă) . Configurarea unei zone de memorie ca stivă se face prin înscrierea în *SP* a adresei bazei, respectiv a adresei de la care începe stiva. Stiva se organizează astfel încât creșterea ei să se facă “în jos” adică în sensul descreșterii adreselor<sup>3</sup>. La fiecare înscriere în stivă, *SP* este *decrementat* iar la fiecare extragere, acesta este *incrementat*, astfel încât în orice moment va conține adresa primei locații disponibile din memoria stivă. Incrementarea/ decrementarea *SP* este realizată cu ajutorul circuitului *ID* iar încărcarea lui *RTA* cu adresa din *SP* se face pe calea *MUX2 – MUX4*. Figura 4.19 constituie o ilustrare a operațiunilor aferente lucrului cu stiva.




Fig. 4.19. Lucrul cu stiva.

<sup>3</sup> Această tehnică este utilizată pentru a nu se putea depăși spațiul declarat pentru stivă.



În afara stocării temporare a datelor, stiva mai este utilizată în mecanismele de apelare a subprogramelor și de răspuns la cererile de întrerupere. Registrul *SP* constituie un element de arhitectură, utilizatorul având posibilitatea să definească inițial baza stivei. Există  $\mu P$  la care stiva este implementată *hardware* cu ajutorul unor registre speciale. Acest tip de stivă prezintă avantajul accesului rapid și dezavantajul limitării severe a mărimii. În cazul stivei *hardware SP* devine transparent pentru utilizator întrucât nu mai este necesară o definiție a bazei stivei.

- *Registrele index* sunt opționale în structura unui  $\mu P8$  standard și permit localizarea rapidă a informației într-un bloc pe baza adresei fizice, care se poate obține prin efectuarea unei operații de adunare:

$$AF_{element} = AF_{bază} + deplasament,$$

unde *AF* reprezintă adresa fizică. Această operație este realizată în sumatorul *S* iar cei doi termeni sunt furnizați de un registru index (adresa de bază pe calea *MUX2 - MUX4*) și de *MID*. Deplasamentul reprezintă adresa relativă a unui element în cadrul tabloului și însoțește codul instrucțiunilor care folosesc date astfel structurate. Mărimea deplasamentului indică dimensiunea maximă a tabloului ce poate fi construit în memorie. Uzual pentru  $\mu P8$  deplasamentul are 8 biți, astfel încât se pot construi maxim  $2^8 = 256$  elemente. Adresarea indexată permite localizarea rapidă printr-o singură instrucțiune a unui element de tablou și creează premisele dezvoltării de noi metode pentru obținerea adresei fizice prin calcul.

Sintetic *UCAM* realizează:

- adresarea secvențială care se realizează prin încărcarea *RTA* cu adresa din *PC*;
- salturi, prin încărcarea *RA* cu o adresă furnizată pe *MID* (adresă cu care se încarcă evident și *PC*);
- adresarea datelor elementare prin încărcarea *RTA* cu adresa ce însoțește codul instrucțiunii (această adresă nu se înscrie în *PC*);
- adresarea datelor elementare în structuri de tip tablou (adresa are două componente: bază și deplasament);
- accesul în stivă (*RTA* se încarcă cu adresa din *SP*).

4.2.2.6. Nivelul 5 de caracterizare

Acest nivel este asociat unității de control a  $\mu P$  ( $UC\mu P8$ ). După cum s-a arătat execuția unui program comportă pentru fiecare instrucțiune parcurgerea următoarelor etape: *localizare, decodificare, execuție propriu-zisă*.




Fig. 4.20. Elemente implicate în extragerea unei instrucțiuni:  
*RI* - registru de instrucțiuni; *PC* - numărător de program; *DECOD* –  
 decodificator instrucțiuni. *BCS* – bloc de control și sincronizare ;  
*ID* – circuit de incrementare/decrementare.

1. *Localizarea* și aducerea în memorie a unei instrucțiuni, ( la care participă elementele ilustrate în figura 4.20), implică parcurgerea următoarelor faze:

- încărcarea *RTA* cu adresa din *PC* (în cazul uzual al parcurgerii secvențiale a programului), în urma căreia adresa devine disponibilă pe *MA*;
- incrementarea *PC* pentru a se crea posibilitatea accesării următoarei locații de memorie;

- generarea pe magistrala de control a unui semnal de citire din memorie (*READ*);
- transferul pe *MD* și de aici în *RTD* a conținutului locației identificate;
- transferul codului instrucțiunii, din *RTD* prin intermediul *MID*, într-un registru denumit *registru de instrucțiuni (RI)*.

2. *Decodificarea* presupune recunoașterea și interpretarea conținutului *RI* urmată de inițierea acțiunilor aferente execuției.

3. *Execuția* propriu-zisă implică activarea diverselor blocuri ale  $\mu P$  într-o ordine prestabilită și/sau schimburi de informație cu memoria și/sau porturile de intrare - ieșire.

Secvența de acțiuni elementare este dependentă de semantica fiecărei instrucțiuni. Coordonarea derulării în timp a fiecărei etape și faze este asigurată de către *UC $\mu P$ 8*. O primă sarcină a acestuia o reprezintă stabilirea formatului instrucțiunii în funcție de codul primit. Se are în vedere desfășurarea în locații de memorie succesive a întregii informații necesare execuției instrucțiunii. De exemplu, pentru  $\mu P$  8080 al cărui repertoriu conține 256 instrucțiuni, formatul unei instrucțiuni poate conține:

- obligatoriu pe primul octet codul instrucțiunii;
- opțional un operand pe 8 biți, jumătatea inferioară a unui operand sau adrese pe 16 biți;
- opțional jumătatea superioară a operandului sau a adresei pe 16 biți.

Cu alte cuvinte, o instrucțiune a acestui  $\mu P$  poate ocupa 1, 2 sau 3 octeți în memorie. *UC $\mu P$ 8* decide dacă este cazul să mai aducă din memorie 1 sau 2 octeți sau să declanșeze imediat după primirea codului execuția instrucțiunii.

Având în vedere caracterul de automat sincron al  $\mu P$ , desfășurarea în timp a etapelor și fazelor unei instrucțiuni este nemijlocit legată de frecvența impulsurilor de sincronizare. Legat de execuția în timp a instrucțiunilor se definesc următoarele noțiuni:

- *starea* ca timp maxim de efectuare a unei acțiuni elementare, reprezintă o durată egală cu perioada impulsurilor de sincronizare;
- *ciclul mașină* grupează mai multe acțiuni elementare în vederea conturării unei etape din execuția unei instrucțiuni. Un ciclu mașină are mai multe stări și are o semnificație strict funcțională fiind impus de necesități de sistematizare a activității a  $\mu P$ .

Atribuțiile legate de supervizarea funcționării corecte a ansamblului de elemente reunite în structura unui  $\mu P$  impun prezența în cadrul UC $\mu P8$  a elementelor evidențiate în figura 4.20. *RI* este conectat la *MID*, de unde preia codul instrucțiunii curente pe care îl transmite decodificatorului. Acesta identifică instrucțiunea din setul de instrucțiuni potențial executabile de către  $\mu P$ . Informația rezultată la ieșirea decodificatorului este transmisă blocului de control și sincronizare (*BCS*). Acesta este un automat finit microprogramat, care generează semnale de comandă pentru elementele implicate în execuția instrucțiunii curente.

Microprogramul *BCS* va trebui să țină cont, printre altele de:

- setul de instrucțiuni al  $\mu P$ ;
- semantica fiecărei instrucțiuni;
- sistematizarea desfășurării în timp a fiecărei instrucțiuni pe stări și cicluri mașină;
- formatul fiecărei instrucțiuni;
- structura fizică concretă a blocurilor  $\mu P$ ;
- semnalele de control necesare sau impuse  $\mu P$  (in interiorul sau din exteriorul său pe magistrala externă de comenzi).

*BCS* nu constituie un element de arhitectură și prin urmare utilizatorul nu are acces la microprogramul acestuia. Datorită acestui fapt  $\mu P$  standard nu pot fi adaptate exact cerințelor unei sarcini concrete prin optimizarea la nivel de microprogram a instrucțiunilor sale.

#### **4.2.3. Elemente de arhitectura a microprocesoarelor pe 16 biți**

Din analiza efectuată pentru  $\mu P8$  a reieșit că pe lângă neajunsul unei lungimi de numai 8 biți a *MD*, acestea sunt caracterizate de absența oricărui paralelism în realizarea celor trei faze aferente execuției unei instrucțiuni. Aceasta înseamnă că practic extragerea codului pentru o nouă instrucțiune nu se poate face decât după încheierea execuției instrucțiunii curente.

Lipsa paralelismului face ca  $\mu P8$  să prezinte următoarele particularități importante:

- a) secțiunea resurselor de prelucrare nu este utilizată decât în faza de execuție;
- b) magistrala de adrese a este utilizată doar în faza de extragere.

La generația a III-a de  $\mu P$  caracterizate în primul rând de o lățime a MD de 16 biți ( $\mu P16$ ) apar primele elemente de paralelism între fazele de extragere și execuție, ilustrat în figura 4.21.




Fig. 4.21. Ilustrarea paralelismului la  $\mu P16$ .

Deosebirea esențială față de  $\mu P8$  o constituie existența a două *procesoare specializate* care lucrează în paralel, pe care firma Intel, care a lansat primul  $\mu P16$ , le-a denumit *unitate de execuție (UE)* și *unitate de interfață cu magistrale (UIM)*.

După cum se observă din figura 4.21 la momentul  $t_i$  UIM realizează operația  $FETCH_i$  iar UE operația  $EXEC_{i-1}$  (execută codul extras la tactul anterior).

Pentru structura principală a unui  $\mu P16$ , reprezentată în figura 4.22, rămân valabile o parte din considerațiile făcute pentru  $\mu P8$ , astfel încât în cele ce urmează vor fi prezentate numai *aspecte specifice*.

❖ UE are ca principală sarcină execuția instrucțiunilor, pe care împreună cu operanzii le primește prin intermediul UIM și nu direct din memorie. Rezultatele prelucrării sunt trimise în memorie sau la porturi tot prin intermediul UIM.




Fig. 4.22. Schema funcțională de structură a unui  $\mu P16$  general:  
 UIM - unitate de interfață cu magistrala; UE - unitate de execuție; RSLM - registre pentru structurarea logică a memoriei; RTD/RTA – registru tampon de date și de adrese; PC - numărător de program; UCAF - unitate de calcul a adresei fizice; CIA - coadă de instrucțiuni în așteptare; MUI - magistrala unității de interfațare a magistralei; MUE - magistrala unității de execuție; MX+DMX- multiplexoare și demultiplexoare; RGII - registre generale indicator și index; RI - registru al instrucțiunilor; RD - registru de deplasare; RF - registru al fanioanelor; UAL - unitate aritmetico-logică; UC $\mu$ P - unitatea de control a  $\mu$ P.

❖ **UIM** are drept scop mărirea cantității de informație vehiculată pe magistralele externe în unitatea de timp. Printre altele, această funcție presupune: furnizarea adreselor pentru instrucțiuni și pentru date, calculul adreselor, realizarea structurării logice a memoriei, încărcarea cozii cu instrucțiuni, de unde vor fi preluate și executate de către **UE**.

❖ **Setul de registre generale** este completat cu registre de tip indicator și index. Pentru fiecare din aceste registre există atât o utilizare implicită sugerată de fabricant, cât și una alternativă. În contextul versatilității registrelor generale, **UAL** nu mai are asociat un registru acumulator dedicat, oricare din **RG** putând îndeplini acest rol.

❖ **UCAM** nu mai apare ca un bloc unitar, funcțiile fiind descentralizate astfel:

- registrele indicator și index se găsesc în **UE**;
- numărătorul de program este asociat unui bloc de registre destinat structurării logice a memoriei;
- în **UE** apare un bloc special pentru calculul adreselor (**UCAF**) care dezvoltă sumatorul destinat acestui scop în structura unui  $\mu P8$ .

❖ **Paralelismul în funcționare** al **UE** și **UIM** este asigurat de un bloc de registre asociat *cozii de instrucțiuni*. Aceasta (organizată pe principiul **FIFO**) se alimentează de către **UIM** și se descarcă în **UE**.

❖ **Existența unei magistrale externe unice** multiplexate conduce la existența unui unic registru tampon de date și de adrese.

Sintetic, saltul calitativ care va conferi  $\mu P16$  și noi atribute de arhitectură are în vedere următoarele aspecte:

- existența a două procesoare care lucrează în paralel;
- versatilitatea funcțiilor registrelor;
- existența blocului pentru calculul adreselor;
- existența cozii de instrucțiuni;
- posibilitatea de structurare logică a memoriei.

### 4.3. Memoria calculatoarelor

După cum s-a arătat, funcționarea oricărui sistem de calcul este condiționată de existența *memoriei*, destinată păstrării *datelor ce urmează a fi prelucrate, a programelor și a rezultatelor*. Pe lângă funcția intrinsecă menționată, memoria este implicată în toate fazele aferente execuției unei aplicații codificate sub forma unui program. Informația transmisă calculatorului prin intermediul unităților de intrare este păstrată în *memorie*. De aici informația se transferă altor module funcționale în vederea prelucrării. Rezultatele parțiale sau finale au destinație *memoria* de unde pot deveni disponibile utilizatorului prin intermediul echipamentelor periferice de ieșire.

Spațiul de memorie al unui calculator poate fi văzut ca un șir de locații consecutive, fiecare locație fiind identificabilă prin intermediul unei *adrese*. Din punct de vedere fizic memoria este formată din elemente care prezintă *două* stări cărora li se asociază simbolurile *0 și 1* numite cifre binare. În cele ce urmează vor fi prezentate principalele trăsături funcționale ale tipurilor de memorie aferente fiecărui nivel al subsistemului memorie.

#### 4.3.1. Structura ierarhică a memoriei

Organizarea ierarhică a memoriei implică o structurare piramidală a acesteia pe patru niveluri, ilustrate în figura 4.23. Din analiza acestei figuri reiese că de la vârf spre bază crește dimensiunea memoriei concretizată în *capacitatea de memorare*<sup>4</sup>. Același mod de variație este specific și *timpului de acces*<sup>5</sup> în timp ce *costurile de memorare pe bit* cresc de la baza spre vârful piramidei.

---

<sup>4</sup> *Capacitatea* reprezintă numărul total de locații aferent unui nivel ierarhic al subsistemului memorie. În mod obișnuit mărimea unei locații de memorie este de *un octet*.

<sup>5</sup> *Timpul de acces* reprezintă intervalul dintre momentul lansării adresei și cel în care informația referită devine disponibilă.






Fig. 4.23. Structura ierarhică piramidală a memoriei în cadrul unui sistem de calcul:  
*MR* – memorie în registre; *MC* - cache; *MP* - principală; *MS* - secundară;  
*Ta* - timp de acces; *Ca* - capacitate; *v* - viteză; *Co* - cost.

- *Registrele interne ale UCP (MR)* reprezintă cea mai rapidă și cea mai mică memorie din sistem. *Registrele* sunt conectate direct la unitățile funcționale de prelucrare cum ar fi *UAL*, unitatea de calcul a adresei etc. *Registrele generale* constituie nivelul 0 al memoriei de date, iar registrul de instrucțiuni reprezintă același nivel pentru memoria de cod.
- *Memoria cache (MC)* îmbunătățește viteza de procesare, deoarece conține perechi adresă-dată. Din punctul de vedere al capacității și timpului de acces memoria cache se situează între registre și memoria primară.
- *Memoria principală (primară, internă) (MP)* este memoria în care se află programele sau secvențe din programele active și datele necesare lor, precum și o parte a sistemului de operare. Secțiunile inative ale programului, datele aferente și restul sistemului de operare se află în nivelul următor, cel secundar al memoriei.
- Memoria secundară (*MS*) conține copii ale tuturor programelor și datelor necesare sistemului. Dispozitivul fizic ce implementează acest nivel al memoriei este discul magnetic, sau un alt dispozitiv orientat pe transfer de date la nivel de bloc.

Pentru păstrarea programelor și datelor un timp îndelungat poate fi identificat un subnivel al memoriei secundare denumit *memorie*

suplimentară. Acestui nivel îi sunt specifice de asemenea medii magnetice și optice cum ar fi., casete cu bandă magnetică, *CD-ROM*, *DVD-ROM*, etc.

### 4.3.2. Memoria principală

Memoria principală (*MP*) conține informația aferentă programului în execuție și date cu care operează acesta. Pentru a se realiza o viteză ridicată de transfer *MP* este conectată direct la magistralele sistemului, după cum reiese din figura 4.24. Adresa locației referite este păstrată în **Registrul Intern de Adrese al Memoriei** (*RIAM*), iar datele citite/scrise din/în memorie se păstrează în **Registrul Intern de Date** (*RIDM*). Prezența acestor registre este absolut necesară deoarece magistralele nu trebuie reținute pe toată durata transferului în/din memorie. Circuitele de control ale memoriei (*CCM*) generează semnalele de selecție și comandă a modulelor de memorie (reprezentate în figura 4.24 cu linie întreruptă).




Fig. 4.24. Schema bloc a unei unități de memorie.

*MP* este realizată în diverse tehnologii cum ar fi: *circuite semiconductoare*, (*RAM*, *ROM*, *EPRM*), *inele de ferită*, *bule magnetice*, etc. Din punctul de vedere al accesului, memoria principală conține secțiuni care pot fi atât citite cât și înscrise și secțiuni care pot fi numai citite. În continuare se vor prezenta trăsăturile importante ale celor două tipuri de memorie.

Memoria cu acces aleator RAM (Random Access Memory) poate fi accesată atât pentru citire, cât și pentru scriere. Întrucât informația memorată se pierde la deconectarea tensiunii de alimentare acest tip de memorie se numește *volatilă*. Memoria RAM stochează *informații variabile*, în sensul posibilității de modificare de către UCP, sub controlul programului, a conținutului oricărei locații. Memoria RAM poate fi de două feluri: *statică și dinamică*.

*Memoria RAM statică* utilizează drept celule elementare de un bit circuite basculante de tip bistabil și se caracterizează prin persistența informației înscrise, în sensul că nu este necesară o reîmprospătare periodică a acesteia. Din punctul de vedere al consumului energetic, acesta este ridicat însă timpul de acces este scurt comparativ cu memoriile RAM dinamice. Un modul de memorie RAM (*chip*) *static* prezintă structura principală evidențiată în figura 4.25.




Fig. 4.25. Structura unui modul RAM static:

*DIA* - decodificator intern de adrese; *BC* - bloc de control; *MM* - matrice de memorie; *CT* - circuit tampon; *MA* - magistrală de adrese; *MD* - magistrală de date; *R/W* - semnal de citire / scriere; *CS* - semnal de selecție.

*DIA* permite pe baza adresei furnizate de UCP selecția unică a celei de memorie referite, pentru care semnalul *R/W* va indica sensul transferului de informație. Corespunzător sensului de transfer, se va comanda circuitului tampon *CT* preluarea datelor de pe *MD* sau plasarea acestora pe *MD*. Semnalul *CS* (*Chip Select*) permite activarea modulului în cazul în care acesta este integrat într-o structură complexă.

*Memoria RAM dinamică* reține informația prin încărcarea cu sarcină electrică a capacității porții unui tranzistor *MOS*. Datorită descărcării în timp a capacității, informația trebuie supusă periodic unei operații de reîmprospătare (*refresh*). Reîmprospătarea, a cărei frecvență depinde de constanta de timp a circuitului (uzual 1-2 ms) constă în

efectuarea unei operații de citire. În raport cu memoria *RAM* statică, memoria *RAM* dinamică prezintă avantajul unui consum energetic redus și al unei densități ridicate pe chip (datorită numărului redus de tranzistori pe celulă).

Structura de principiu a memoriei *RAM* dinamice este asemănătoare cu a memoriilor *RAM* statice în ceea ce privește organizarea și conectarea celulelor. În principiu se menține structura de tip matriceal, o celulă fiind identificată prin linie (*row*) și coloană (*column*). Pentru a scurta timpul destinat reîmprospătării, acesta se realizează ori de câte ori se selectează o linie.

Memoria ROM Aceste memorii, care pe parcursul execuției programului nu pot fi înscrise, se împart în trei categorii și anume:

- memorii *ROM* care nu pot fi înscrise de utilizator;
- memorii *ROM* programabile o singură dată de către utilizator (*PROM-Programmable ROM*);
- memorii *ROM* care pot fi scrise în mod repetat de către utilizator (*EPROM - Erasable PROM*).

*Memoriile ROM* propriuzise sunt programate de către producător conform funcției indicate de utilizator. Acest tip de memorie este rentabil în condițiile unei producții de mare serie. Cel mai cunoscut exemplu de utilizare a memoriei *ROM* este în calitate de suport al secțiunii *BIOS*<sup>6</sup> a sistemului de operare.

*Memoriile PROM* pot fi programate de către utilizator prin distrugerea selectivă, conform informației ce se memorează a unor microfuzibile situate în nodurile matricei de memorie Având în vedere ireversibilitatea înscrierii, acest procedeu a fost denumit *ardere* a programului iar dispozitivul aferent *arzător de memorii PROM*.

*Memoriile EPROM* oferă posibilitatea programării repetate. Acestea rețin informația ca o sarcină electrică într-o celulă *MOSFET*, putând fi șterse prin expunerea la o sursă de radiații ultraviolete sau prin metode electrice. Memoriile *Flash ROM* care sunt utilizate din ce în ce mai mult ca suporturi amovibile sunt memorii *EEPROM* care permit ștergerea selectivă.

---

<sup>6</sup> *BIOS (Basic Input Output System)*. furnizează servicii esențiale pentru funcțiile de intrare – ieșire ale sistemului de calcul.

### 4.3.3. Memoria cache

*Memoria cache (MC)* îmbunătățește viteza de procesare, deoarece conține perechi adresă-dată. Din punctul de vedere al capacității și timpului de acces memoria cache se situează între registre și memoria primară.

În momentul în care *UCP* dorește să acceseze memoria lansează adresa pe magistrala de adrese. Această adresă este interceptată de circuitul de control al *MC* care în cazul în care o găsește între perechile memorate transmite data direct către microprocesor, situația fiind apreciată ca *nimerire de cache (cache hit)*.

Dacă adresa cerută nu este identificată în *MC (ratare de cache - cache miss)*, atunci această adresă este transferată memoriei principale. La apariția datei pe magistrala de date, aceasta este înscrisă alături de adresa sa și în *MC*, astfel încât la o nouă referire să poată fi găsită rapid. Un parametru important al *MC* este rata de nimerire (*hit rate*), adică procentul de încercări de citire reușite din totalul încercărilor.

### 4.3.4. Memoria secundară

Memoria secundară (*MS*) este constituită din suporturile aferente unor dispozitive periferice care asigură o viteză de transfer ridicată, dar mult mai mică decât viteza de lucru a memoriei principale. Această viteză redusă este compensată de o capacitate de memorare peste cea a *MP*. Dintr-un anumit punct de vedere se poate considera că *MS* are practic o capacitate nelimitată (de exemplu capacitatea memoriei realizate pe discuri optice depinde de dimensiunea arhivei de discuri, respectiv de numărul discurilor utilizate ca suport de memorare).

În continuare se vor face scurte considerații referitoare la unele tipuri de suporturi specifice *MS*.

- *Banda magnetică (Magnetic Tape - MT)*, care a fost printre primele suporturi utilizate ca *MS*, reprezintă practic o panglică confecționată dintr-un material plastic numit *mylar* care este acoperit cu un material magnetic. Informația este organizată pe 9 piste longitudinale dintre care 8 pentru date și una pentru bitul de paritate transversală, citirea și scrierea datelor fiind realizate de către nouă capete magnetice.

În cazul benzii magnetice accesul este secvențial iar cantitatea minimă de informație ce se poate transfera printr-o operație de citire/scriere este cea conținută într-o înregistrare fizică. Accesul secvențial presupune citirea tuturor înregistrărilor situate între cea curentă și cea referită, cu

consecințe directe asupra timpului de acces care nu este constant ci poate varia între fracțiuni de secundă și sute de secunde. Cu toată această viteză redusă, banda magnetică este utilizată pentru păstrarea unor arhive de date (de exemplu salvările de date care se fac periodic în sistemele informatice – *backup*).

- *Discul magnetic rigid (Hard Disk - HD)* este format dintr-un disc din metal acoperit cu material magnetic pe una sau ambele fețe. Mai multe discuri fixate pe un ax formează o *pilă* de discuri (figura 4.26). Pe fiecare disc informația este organizată pe un număr de cercuri concentrice numite *piste*. Pistele cu același diametru de pe toate discurile, formează un *cilindru*.




Fig. 4.26. Structura principală a unui disc rigid și organizarea informației pe disc.

Pistele sunt împărțite în *sectoare*, care reprezintă blocurile fizice în care se codifică datele. Un sector are un identificator, respectiv un număr unic prin care sectorul este referit. Un disc conține între 40 și câteva sute de piste, o pistă conține între 10 și 100 de sectoare, iar un sector între 128 și 1024 de octeți (tipic 512). O unitate de *HD* cu  $n$  discuri conține un cărucior cu  $2n$  capete de citire/scriere (CCS) care se deplasează radial de la o pistă la alta.

Prin rotația discurilor se formează o pernă de aer între capete și suprafața magnetică, astfel încât citirea/scrierea se efectuează fără contact direct între cele două elemente. Pilele de disc formează un așa numit *hard-disk*, *disk dur sau disk rigid*. Cel mai utilizat model este discul *Winchester*, format dint-o pilă de disc încapsulată, cu capacități uzuale de sute de GB.

#### 4.4. Subsistemul intrare - ieșire

Alături de sistemele *unitate centrală de prelucrare și memorie* un alt sistem important al unui calculator numeric este *sistemul de intrare ieșire (SIE)*, care facilitează conectarea acestuia la mediul extern reprezentat de utilizatori. În continuare vor fi prezentate unele aspecte care privesc structura *SIE* și modalitățile de transfer a datelor în cadrul acestora.

##### 4.4.1. Structura unui sistem de intrare – ieșire

Pentru realizarea funcțiilor specifice un *SIE* are o structură modulară de tipul celei din figura 4.27.




Fig. 4.27. Structura unui sistem de intrare – ieșire: *ITF I/E* – interfață de intrare – ieșire; *CNT* – controler intrare - ieșire; *EP I/E* – echipament periferic de intrare – ieșire.

După cum se observă în structura unui *SIE* sunt incluse următoarele elemente:

- interfețe de I/E;
- controlere de I/E;
- echipamentele periferice de I/E;
- magistralele de comunicație;
- interfețele dintre aceste componente.

Conectarea indirectă echipamentelor periferice de *I/E* la magistralele sistemului este justificată de următoarele argumente:

- marea varietate de periferice bazate pe diferite principii de funcționare;
- diferențe semnificative între ratele de transfer a echipamentelor periferice și cea a memoriei;
- forme diferite de reprezentare a datelor în memorie și în echipamentele periferice.

O interfață de *I/E* are rolul de a acționa prin intermediul controlerelor asupra echipamentelor periferice. Îndeplinirea acestui rol induce pentru o interfață de *I/E* următoarele funcții:

- control și sincronizare;
- comunicația cu *UCP*;
- comunicația cu dispozitivele externe;
- memorarea temporară a datelor;
- detecția erorilor.

În orice moment de timp, *UCP* poate comunica cu unul sau mai multe dispozitive externe. Resursele interne, ca memoria internă și magistrala sistem, trebuie partajate între mai multe activități, inclusiv operațiile de *I/E* ale datelor. Funcția de *I/E* necesită deci o operație de *control și sincronizare*, pentru coordonarea fluxului de date între resursele interne și dispozitivele externe. De exemplu, controlul transferului de date de la un dispozitiv extern la *UCP* poate cuprinde următoarele etape:

- *UCP* interoghează interfața de *I/E* pentru a testa starea dispozitivului solicitat;
- interfața de *I/E* returnează starea dispozitivului;
- dacă dispozitivul este operațional și este pregătit pentru transmisia datelor, *UCP* solicită transferul datelor, printr-o comandă adresată interfeței de *I/E*;
- interfața de *I/E* preia un octet sau cuvânt de date de la dispozitivul de *I/E*;
- datele sunt transferate de la interfața de *I/E* la *UCP*.

Din enumerarea de mai sus rezultă că interfața de *I/E* trebuie să permită comunicația atât cu *UCP* și cu dispozitivul extern reprezentat de controlerul de *I/E*.



#### 4.4.2. Transferul datelor în sistemul intrare – ieșire

În cadrul sistemelor de *I/E* transferurile de date se pot realiza printr-una din următoarele metode:

- transfer programat;
- transfer prin întreruperi;
- transfer prin acces direct la memorie ;
- transfer prin canale de *I/E*,

metode care vor fi pe scurt prezentate în continuare.

Transferul programat. Prin transfer programat, *UCP* controlează în totalitate operația de intrare – ieșire asigurând următoarea secvență:

- detectarea stării perifericului;
- transmiterea unei comenzi de citire (intrare) sau scriere (ieșire);
- transferul datelor.

Pentru execuția unei instrucțiuni de *I/E*, *UCP* transmite o adresă, (afereantă interfeței de *I/E* și dispozitivului extern) și o comandă de *I/E* care poate fi: de *control*, de *test*, de *citire* sau de *scriere*. Comenzile de *control* sunt utilizate pentru activarea perifericelor și pentru specificarea operațiilor care urmează a se executa.

Prin comenzile de *test* se realizează verificarea diferitelor condiții de stare asociate unei interfeței de *I/E* și perifericului specificat. În acest sens *UCP* va trebui, de exemplu, să determine dacă:

- perifericul este operațional și disponibil;
- ultima operație lansată este terminată;
- operația s-a executat cu sau fără erori.

Comanda de *citire* determină obținerea unui octet sau cuvânt de date la periferic și depunerea acestuia într-o memorie tampon (registru de date al interfeței modulului de *I/E*). O comandă de *scriere* asigură preluarea de către interfața modulului de *I/E* a unui octet sau cuvânt de pe magistrala de date și transferul acestuia către periferic.

Transferul programat se mai numește și transfer în *buclă de așteptare* deoarece după inițierea transferului *UCP* execută o buclă de așteptare până la finalizarea acestuia. Această așteptare constituie un dezavantaj al transferului programat, datorită unei utilizări ineficiente procesorului. Aceste caracteristici

recomandă utilizarea acestei metode pentru transferul unui singur octet (cum ar fi un caracter de la tastatură).

Transferul prin întreruperi. Întreruperea reprezintă suspendarea temporară a execuției unui program, ca urmare a producerii la un moment de timp impredictibil a unui eveniment exterior acestei execuții. Evenimentului produs îi corespunde un semnal de cerere de întrerupere, care este tratat de către *sistemul de întreruperi* al calculatorului. Dacă sistemul de întreruperi este activat, se apelează o *rutină de tratare a întreruperii*, asociată evenimentului care a generat întreruperea.

După execuția rutinei de tratare, programul întrerupt este reluat în contextul anterior întreruperii, context care cuprinde:

- adresa de revenire;
- indicatorii de condiții și de stare ai *UCP*;
- registrele interne utilizate de rutina de tratare.

În cazul transferului prin întreruperi, *UCP* inițiază transferul (transmite o comandă interfeței de *I/E*), după care continuă execuția programului. Interfața va emite o cerere de întrerupere către *UCP* atunci când este pregătită pentru transferul datelor. Ca răspuns la întrerupere *UCP* va executa transferul, după care va continua programul întrerupt.

Interfața specifică transferului prin întreruperi este mai complexă, iar viteza este mai mică decât în cazul celui programat. Viteza redusă este cauzată de faptul că tratarea întreruperii presupune execuția unor instrucțiuni suplimentare în raport cu transferul programat

Transferul prin acces direct la memorie (*DMA*<sup>7</sup>). După cum s-a văzut, transferul programat, chiar dacă se efectuează prin întreruperi, necesită intervenția *UCP* pentru transferul datelor între memorie și o interfață de *I/E*, pentru fiecare octet sau cuvânt și prezintă următoarele două dezavantaje:

- viteza de transfer este limitată de timpul în care *UCP* poate testa și deservi un dispozitiv de *I/E*;
- încărcarea *UCP* cu gestionarea transferului, întrucât este necesară execuția unui anumit număr de instrucțiuni pentru fiecare transfer.

---

<sup>7</sup> *DMA* – Direct Memory Access

Prin *DMA* transferul se realizează direct între un dispozitiv de *I/E* și memorie, implicarea *UCP* fiind mult diminuată. Procesorul inițiază transferul stabilind printr-o secvență de instrucțiuni următoarele elemente:

- adresa de început a zonei de memorie unde/de unde se efectuează transferul;
- lungimea blocului care se transferă;
- sensul transferului.

Transferul prin *DMA* necesită o interfață adecvată (controler *DMA*) care să poată prelua controlul magistrelor sistemului de calcul în următoarele situații:

- efectuarea unui transfer de date cu memoria, atunci când acestea nu sunt utilizate de *UCP*;
- suspendarea temporară de către *UCP* a programului în execuție.

Având în vedere aceste posibilități de *rechiziționare* a magistralei s-au impus două metode de efectuare a transferului *DMA*:

- prin *furt de ciclu* (*cycle stealing*), respectiv prin utilizarea intervalelor de timp în care *UCP* nu face acces la memorie (metoda se numește astfel deoarece interfața *DMA fură* un ciclu de memorie de la *UCP*, activitatea sa nefiind influențată de operațiile *DMA*);

- *in rafală* (*data break*), care presupune suspendarea programului executat de *UCP* în timpul transferului și trecerea magistralei în starea de înaltă impedanță.

Transferul prin canale de *I/E*. Aceste canale sunt procesoare specializate care reprezintă forme dezvoltate ale interfețelor de *I/E*<sup>8</sup>. Procesoarele de *I/E* degreveză și mai mult decât *DMA* procesorul de sarcinile specifice operațiilor de *I/E*. Necesitatea acestor procesoare se impune mai ales în cadrul perifericelor rapide când furturile de ciclu pot ajunge să satureze magistrala. De asemenea chiar dacă se va genera o singură întrerupere la fiecare bloc transferat, timpul consumat de *UCP* pentru execuția rutinei de tratare va diminua performanțele calculatorului în ansamblu.

După cum se observă din figura 4.28, în care se prezintă structura unui calculator cu canal de *I/E*, canalul asigură o cale pentru transferul

---

<sup>8</sup> Un procesor de *I/E* cu o largă de răspândire a fost INTEL 8089.

datelor dispozitivele de I/E și memorie. În ceea ce privește comunicația canalului cu memoria aceasta se poate realiza prin mecanism DMA. În situația în care procesoarele de I/E au o memorie locală proprie, acestea devin calculatoare specializate care pot controla o paletă largă de echipamente de I/E, cu intervenții minime din partea UCP.




Fig. 4.28. Conectarea unui canal de I/E la memoria și UCP:  
 EP I/E – echipamente periferice de intrare – ieșire.

Inițierea unui transfer aparține UCP care transmite o comandă procesorului de I/E pentru a executa un program specific din memoria. Secvența de operații de I/E va fi executată de procesorul specializat fără intervenția UCP. Aceasta va fi *înștiințată* printr-un semnal de întrerupere asupra încheierii întregii secvențe.

#### 4.4.3. Echipamente periferice de intrare – ieșire

Echipamentele periferice de intrare – ieșire (EP I/E) au rolul de a asigura comunicarea între unitatea centrală și mediul exterior, prin intermediul unor unități de interfață. EP I/E permit realizarea următoarelor funcții semnificative:

- introducerea datelor, a programelor și a comenzilor în memoria calculatorului;
- afișarea, tipărirea sau redarea rezultatelor prelucrării într-o formă specificată de utilizator;
- înregistrarea, stocarea și păstrarea volumelor mari de informații pe suporturi de memorie externă, în vederea unor prelucrări și utilizări ulterioare;
- supravegherea și posibilitatea intervenției utilizatorului pentru restabilirea funcționării corecte a sistemului de calcul.

Potrivit acestor funcții, echipamentele periferice se pot grupa astfel:

- *echipamente periferice de intrare* prin intermediul cărora se asigură introducerea datelor, a programelor, transmiterea unor comenzi manuale, citirea unor imagini etc. (în această categorie sunt incluse: tastatura, mouse-ul, creionul optic, tableta digitală, scanner-ul, cititorul de coduri de bare, cititorul de cartele magnetice, captatorul de sunete și/sau imagini etc.);

- *echipamente periferice de ieșire*, care servesc la redarea rezultatelor prelucrărilor, a mesajelor, a programelor și a altor informații (în această categorie sunt incluse monitoarele, imprimantele, echipamentele audio/video, etc.);

- *echipamente periferice de memorare*, care au rolul de a stoca o mare cantitate de informație, pentru un timp nedeterminat, în vederea utilizării ulterioare (în această categorie sunt incluse: unitățile de disc/bandă magnetică, disc optic, digital video disc, memorie flash, etc.);

- *echipamente de transport la distanță*, care au rolul de a oferi o formă adecvată semnalului care se emite/recepționează prin suportul fizic reprezentat de cablu electric, unde electromagnetice, fibră optică (în această categorie este inclus modemul).

Întrucât echipamentele periferice de memorare au fost prezentate în cadrul sistemului memorie, în cele ce urmează vor fi prezentate câteva echipamente periferice din celelalte categorii.

Tastatura. Componentă a configurației minimale a oricărui calculator, tastatura servește pentru introducerea caracterelor alfanumerice și a comenzilor. După modul de dispunere a tastelor alfabetice, tastaturile sunt de două tipuri și anume:

- tastatura de tip *anglo-saxon* la care primele taste alfabetice sunt cele care corespund literelor *Q W E R T Y*;

- tastatura de tip francez la care la care primele taste alfabetice sunt cele care corespund literelor *A Z E R T Y*.

Tastatura se comportă, în timpul lucrului, ca un mic calculator, în sensul că are capacitatea de a memora temporar o linie de date, o linie de comandă sau de instrucțiuni de program și permite efectuarea corecturilor necesare, înainte de transmiterea acestora în memoria internă a calculatorului (înainte de acționarea tastei *ENTER*). Acest lucru este posibil pentru că tastatura are un microprocesor propriu și o memorie *RAM*.

Fiecare tastă are asociat un cod numeric, care este un cod ASCII. Procesorul tastaturii poate sesiza momentul apăsării unei taste și momentul eliberării sale, putând genera în mod repetat codul tastei menținute în poziția apăsată. Este de menționat faptul că există posibilitatea schimbării codului intern propriu al tastaturii prin comenzi de configurare, în funcție de particularitățile țării în care se utilizează respectiva tastatură (*regional settings*).

Mouse-ul. Acesta reprezintă un dispozitiv de intrare care determină la mișcarea sa pe o suprafață plană deplasarea unui *cursor* pe ecran. Pentru a transmite comenzi mouse-ul este prevăzut cu două sau trei butoane<sup>9</sup>, iar pentru deplasarea ferestrei active pe verticală cu o roată de *scroll*. Rezultă că mouse-ul este util numai în măsura în care pe ecran există afișate anumite opțiuni din care se pot selecta și activa cele necesare pe parcursul unei sesiuni de lucru.

La apariția sa acest periferic era de tip mecanic, în care mișcarea unei bile de cauciuc (situată în partea inferioară a mouse-ului) era convertită în semnale a căror finalitate era reprezentată de o deplasare a cursorului pe ecran. În prezent o largă răspândire o are mouse-ul optic care permite detectarea mișcării cu ajutorul unei perechi de diode electroluminiscente și a unui suport reflectorizant.

Scanner-ul. În categoria echipamentelor pentru captarea imaginilor, în vederea unor prelucrări pe calculator, cel mai răspândit este scanner-ul. Acesta preia cu ajutorul unor senzori<sup>10</sup> imagini, desene și texte de pe hârtie pe care le digitizează și le transmite calculatorului, care le memorează sub forma unor fișiere. Prelucrarea ulterioară poate consta în finisarea contururilor, redimensionare, mutare, rotire, colorare, umbrire, suprapunere etc.

Monitorul. Cunoscut și ca *display* acesta reprezintă componenta care împreună cu tastatura realizează consola face parte din configurația de bază a oricărui calculator personal. Monitorul este destinat afișării, pe ecran, a informațiilor de natură alfanumerică și/sau grafică.

---

<sup>9</sup> O apăsare scurtă a unui buton este cunoscută sub denumirea de *click*, iar mișcarea mouse-ului cu un buton apăsător (având ca efect marcarea unui text, mutarea unor obiecte sau ferestre, copierea, etc.) se numește *drag* (*glisare*)

<sup>10</sup> Senzorii scanner-ului se numesc celule CCD (Charge Coupled Device), care sunt de fapt condensatori încărcăți electric și sensibili la lumină.

După tehnologia de construcție și principiul de afișare monitoarele sunt de două tipuri și anume:

- monitoare cu cristale lichide ( $LCD^{11}$ );
- monitoare cu tub catodic. ( $CRT^{12}$ ).

Indiferent cărui tip aparțin, monitoarele sunt diferențiate de următoarele caracteristici mai importante:

- calitatea grafică a afișării;
- dimensiunea ecranului (diagonala) și dimensiunile imaginii afișate;
- numărul de culori;
- viteza de lucru;
- gradul de nocivitate al radiațiilor pe care le emite.

În mod obișnuit monitoarele suportă două tipuri de afișări a informației și anume:

- afișarea în *modul text*;
- afișarea în *modul grafic*.

Afișarea în *modul text* (*alfanumeric*) se realizează la nivel de caracter, ecranul fiind considerat o matrice cu 2000 de zone-caracter (80 de coloane și 25 de linii). În fiecare zonă se poate afișa un singur caracter din 256 posibile, conform codificării ASCII extinse. Așadar în modul text entitatea minimă care poate fi afișată este *caracterul*.

În *modul grafic*, ecranul este văzut ca o matrice de elemente de imagini (*pixeli*) fiecare pixel putând fi caracterizat la monitoarele color prin trei elemente de culoare: *roșu*, *verde*, și *albastru*. Obținerea nuanțelor de culoare se realizează prin variația intensității de iluminare a pixelilor. În acest mod *calitatea grafică* este asigurată de doi factori și anume *definiția* și *calitatea*.

*Definiția* monitorului este dată de dimensiunea punctelor ce formează imaginea. Cu cât dimensiunea unui punct este mai mică<sup>13</sup>, cu atât densitatea este mai ridicată și în consecință definiția este mai bună.

*Rezoluția* desemnează numărul maxim de puncte ce pot fi afișate pe suprafața unui ecran (deci dimensiunile matricei asociate ecranului).

---

<sup>11</sup> *LCD* – Liquid Crystal Display

<sup>12</sup> *CRT* – Cathode Ray Tube

<sup>13</sup> La actualele monitoare o valoare standard a diametrului unui pixel este de 0,28 mm. .

*Dimensiunea ecranului* unui monitor este reprezentată de mărimea diagonalei exprimată în inches<sup>14</sup>. Dimensiunile mai frecvent întâlnite sunt de 17; 19 inches, tendința actuală fiind spre cele de 19 inches în tehnologie LCD care se încadrează mai bine în normele ergonomice și de consum redus de energie.

*Creionul optic* (light pen) este un dispozitiv utilizat pentru activarea (punctarea) unei poziții pe ecran. În condițiile existenței unui soft adecvat cu ajutorul acestui dispozitiv poate fi scris un text pe ecran.

*Tableta grafică și digitizorul* servesc la introducerea în memoria calculatorului a coordonatelor unor puncte de pe un desen deja realizat, raportate la un sistem de referință atașat suprafeței de lucru. La tableta de lucru suprafața utilă se încadrează în formatele A3 sau A4, în timp ce digitizoarele pot opera pe suprafețe mult mai mari. Pentru preluarea coordonatelor aceste echipamente sunt prevăzute cu dispozitive de tip creion sau lupă care se pot deplasa pe suprafața care trebuie digitizată. Pentru transmiterea la calculator a poziției și a unor comenzi acestor dispozitive li se adaugă un număr de butoane.

*Imprimanta.* Imprimantele fac parte din categoria echipamentelor periferice noninteractive și asigură obținerea rezultatelor sub formă de document tipărit.

Principalele elemente care permit caracterizarea unui anumit tip de imprimantă sunt următoarele:

- principiul de funcționare;
- viteza de tipărire;
- dimensiunea liniei tipărite;
- rezoluția tipăririi ;
- dimensiunea memoriei proprii;
- existența unui limbaj propriu (POSTSCRIPT);
- fiabilitatea și costul.

În mod obișnuit imprimantele sunt clasificate după principiul de funcționare, respectiv după mecanismul de tipărire. Conform acestui criteriu, cele mai răspândite tipuri de imprimante sunt:

---

<sup>14</sup> 1 inch = 25,4 mm



- imprimantele matriceale;
- imprimantele cu jet de cerneală;
- imprimantele laser.

*Imprimantele matriceale* utilizează un mecanism de tipărire format dintr-un set de ace montate în capul de imprimare, care în momentul primirii impulsurilor lovesc o bandă tușată, numită *ribbon*. Rezoluția unei asemenea imprimante este dată de numărul de ace, cele mai răspândite fiind cu 9, 18 sau 24 de ace. Viteza de tipărire specifică acestor imprimante este de 150-400 caractere pe secundă.

*Imprimantele cu jet de cerneală* utilizează dispozitive electronice și electromecanice care permit preluarea cernei dintr-un rezervor special (cartuș) și pulverizarea sa printr-un sistem de duze. Cerneala are o mare capacitate de a se usca rapid (are proprietăți sicative ridicate).

*Imprimantele laser* asigură cel mai bun raport performanță cost. Principiul de funcționare al acestora se bazează pe polarizarea electrostatică cu ajutorul unui fascicul laser a unui cilindru special. Acesta la rândul lui atrage și se încarcă pe suprafața sa cu o pulbere de grafit fin numită toner, pulbere care este depusă apoi pe hârtie. În continuare hârtia este supusă unui tratament termic pentru fixare.

Viteza de tipărire diferă de la un tip de imprimantă la altul, depinzând în primul rând de principiul de tipărire. O imprimantă laser asigură o viteză de tipărire între 5 și 20 pagini pe minut sau chiar mai mult, în funcție de gradul de umplere a documentului care se tipărește și de calitatea imprimantei, în timp ce o imprimantă matriceală obișnuită imprimă cu o viteză medie sub 5 pagini pe minut. Calitatea grafică a tipăririi depinde, de rezoluția imprimantei care se exprimă la fel prin numărul de puncte (dots) pe inches. Cea mai bună rezoluție este asigurată de imprimantele laser (în medie 600 dpi), urmată de imprimanta cu jet de cerneală.

În mod obișnuit imprimantele dispun de o memorie internă proprie care servește pentru stocarea informațiilor aflate în așteptarea tipăririi. Când se generează o comandă de tipărire, programul de aplicație transmite și informațiile către imprimantă iar aceasta le stochează în propria memorie după care începe tipărire. Dacă volumul informațiilor de tipărit depășește capacitatea memoriei proprii atunci transferul acestora către imprimantă se face treptat, astfel că programul de aplicații va ține sistemul ocupat până la terminarea tipăririi.